CPLD stale v tom plavu :-)

[balu@home]

mne sa najviac osvedcila metoda learning by doing... najst si male 
priklady na internete a tie postupne modifikovat. V kazdom pripade 
nejaka ucelena literatura ktora to systematicky prebera nie je na 
zahodenie...




library ieee;
use ieee.STD_LOGIC_1164.all;
use ieee.NUMERIC_STD.all;

entity  Udelator  is

port (In1, In2, CE : in std_logic;
       Out1 : out std_logic);

end;



architecture  V1  of  Udelator  is
begin
process(In1, In2, CE)
     begin

     if CE = '1' then
     Out1 <= In1 xor In2;
else
     Out1 <= '1' xor In2;
end if;

end process;

end;



j.Krajinka@seznam.cz wrote:
> Asi ano, naprosty zaklad, ale ja proste tu dokumentaci nedokumentaci Xilinx nejak nechapu, tak trochu to povazuji za dost znacne chaotickou zmet spousty pidi souboru a poznamek kdesi ve foru. 
> Asi jsem natvrdly, na druhou stranu celkem v pohode jsem zmakl Microsofti Visual Studio, Keili uVision pro C51 i ARM, tak trochu zmaknu i nejaky programek pro Linux, v jedne  SQL   mam nejaky ten svuj kod , ale s ISE valcim docela dost.
> 
> Omlouvam se jeste jednou za trivialni dotazy
> Jirka
>