Xilinx Spartan XC3S200 (144)

[Daniel Valuch]

ono nastroju je jedno ci syntetizuje synchronny alebo asynchronny 
dizajn. Vysledok bude vzdy funkcny, otazne je na akej maximalnej 
frekvencii pobezi :-)
Tu potom nastupuju rucne metody v place and route, rozmiestnite si 
komponenty tak aby vam to najlepsie vyhovovalo a potom sa uz len modlite :-)


Galloth wrote:
> Nejprve dekuji za pekny a zajimavy odkaz, ale pri psani dotazu jsem
> mel na mysli opravdu knihu o asynchronim designu v FPGA (tedy design
> bez hodin). Knihu jsem proletel jen zbezne, ale zda se mi, ze se jedna
> uvod do VHDL a Xilix FPGA a navrh klasickych synchronich designu.
> 
> Honza
> 
> PS: Nejsem si jist, jestli vubec nastroje pro syntezu do FPGA
> asynchroni design nejakym rozumnym zpusobem podporuji. Jen jsem o nem
> nedavno sehnal peknou knizku (bohuzel jen teopreticky, zadne
> syntetisovatelne priklady) a tak me zajimalo, jestli s nim nekdo tady
> nema zkusenosti.
>