Diferencialni par na PCB

[Petr Tošovský]

Pekny vecer vsem.
Jeste bych si dovolil vytahnout moje 3 tydny stare tema ohledne navrhu 
diferencialnich paru na PCB. Trosku mi vadi ze u spousty probiranych 
temat chybi vysledky zde probiranych problemu, takze pridam alespon svuj 
vysledek.
Po debate jsme se dostali k tomu jak navrhnout "spravne" diferencialni 
par na PCB. Zde jsou fotky navrzene testovaci 4 vrstve desticky (byl po 
ruce jen mobil):
http://www.stud.feec.vutbr.cz/~xtosov00/Gener/Gener.jpg
http://www.stud.feec.vutbr.cz/~xtosov00/Gener/PCB.jpg
a zde jsou merene prubehy na vystupu (nastaveno vzajemne odecitani 
signalu z dif. paru, standard LVPECL):
http://www.stud.feec.vutbr.cz/~xtosov00/Gener/1_25Gbps_mult_EYE_ACcoupl_pattern10110010.png
http://www.stud.feec.vutbr.cz/~xtosov00/Gener/2_50Gbps_mult_EYE_ACcoupl_pattern10110010.png
Navrh jsem provadel pro 1.25 Gbps (vyber soucastek), ale jak se ukazalo 
i pro dvojnasobnou rychlost jsou parametry vystupniho signalu 
vyhovujici. Bohuzel je to, i kdyz tesne, jiz za hranicemi parametru 
udavanych vyrobcem soucastek, takze je 2.5 Gbps v praxi nepouzitelna 
rychlost, pouze pro testy. Nemam k dispozici mikrosondu, abych udelal 
mereni spoju primo na desce, ale vystup je vyveden primo z 
serializacniho registru, ten by v pripade nekvalitniho hodinoveho 
signalu, delal chyby. Na scopu nic videt neni (nastaveni pro Infinite 
Persistence), ale jeste pro jistotu necham generator bezet par hodin na 
BER testeru a pri ruznych teplotach. Jen co nekdo najde ztracenou 
jednotku pro obnovu hodinoveho signalu. ;-)
Doufam ze by to snad nekomu mohlo pomoct, alespon si udelat predstavu 
jak do toho. Muj zaver je takovy ze na rychlostech okolo 1 Gbps je dobre 
si udelat vypocty, promyslet si co vse je ve hre (ohyby cest, okolni 
soucastky a signaly apod.) a dal uz to moc neresit. Verim ze by se tam 
naslo dostatek chyb, ale vysledek je funkcni. Pro priste si jen musim 
zakazat pouziti GND polygonu v signalovych vrstvach jak vice lidi radilo.
Toz tak ...

Tosa



Petr Tošovský wrote:
> Zdravim vsechny.
> Kreslim tu PCB na ktere je oscilator, za nim nastavitelny delic a pak 
> datovy registr (vydeleny signal z oscilatoru mu dela hodiny). Vsechny 
> tyto tri casti jsou propojeny diferencialnim parem (LVPECL) a tady prave 
> narazim na problem. Vse se mi povedlo dat tak tesne blizko k sobe ze 
> mezi soucastkami je maximalni vzdalenost 25mm. Po LVPECL bezi signal s 
> pracovni frekvenci 1,25GHz = 240mm.
> Moje otazka je jestli muzu takto kratke useky vedeni (10krat mensi nez 
> vlnova delka) kreslit jako bezny spoj bez sirky kterou udava impedance. 
> Duvod je jednoduchy, nez vyvedu signal z IO na pozadovanou sirku, tak to 
> zabere cca 8mm a zpet stejne, takze mezi budu mit ani ne 10mm useku s 
> definovanymi parametry. To mi prijde jako uplna zbytecnost. Teorie mi 
> rika ze pokud je delka useku << vlnova delka, tak se spoj stejne nechova 
> jako vedeni, takze to podle me udelat muzu, ale chtel bych to mit 
> alespon od nekoho potvrzene. Terminaci na koncich vedeni nechavam, 
> protoze si myslim ze bez ni by nemuseli presne sedet urovne signalu.
> Druha vec. Jak se spravne odboci s diferencialnim parem dvakrat do 
> praveho uhlu aby byla ekvivalentni delka vnitrniho vodice? = kde se ma 
> udelat prodlouzeni spoje zakroucenim a jak by melo vypadat?
>
> Muj navrh, tak jak si myslim ze je to spravne je zde
> http://www.stud.feec.vutbr.cz/~xtosov00/par.png
>
>
> Tosa
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list@list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
>
>