Encoder/Decoder datoveho toku pro FPGA

[Petr Tošovský]

Pekne dopoledne vsem.
Rad bych se zeptal jestli by mi nekdo nepomohl najit kombinaci encoderu 
a dekoderu pro seriovy bitovy tok do FPGA. Jedna se o prenosove 
rychlosti 125 Mbps na vstupu a 155 Mbps na vystupu enkoderu do kanalu. 
Encoder bych si zvladl udelat sam, ale problem je v tom ze se do streamu 
museji pridavat synchronizace paketu pro zpracovani v dekoderu, tak aby 
mi vystupni blok dat vylezl ve stejne podobe jako vstoupil do enkoderu. 
Navic jde o standardni prenos bez hodinoveho signalu, takze by enkoder 
zaroven mel plnit funkci scrambleru kvuli jednotce obnovy hodin = dalsi 
synchronizace. Nejlepe kdyby system obsahoval i synchronizaci prubeznou 
uvnitr paketu, aby se dekoder dokazal chytit co nejdrive, ale to uz bych 
chtel asi prilis.
Ne ze by to neslo napsat, ale podle vseho na to mam asi tak 5h casu, vic 
se tomu venovat nemuzu a kdyz to nedopadne, tak bude kanal bez kodovani, 
coz by byla celkem skoda. Muj odhad je ze bych na to potreboval tak 
mesic, za takto kratkou dobu nejaky slusny dekoder s pozadovanymi 
parametry nezvladnu. Na priohnuti nejakeho _odzkouseneho_ designu by mi 
ten cas stacil.
Mohl by mi tedy nekdo poradit kam se podivat?

Tosa