zpozdeni signalu
Dee Jay
deejay@email.cz
Čtvrtek Únor 28 09:11:55 CET 2008
Siemens LOGO ?
----- Original Message -----
From: "pm" <konference@komfi.cz>
To: "HW-news" <hw-list@list.hw.cz>
Sent: Thursday, February 28, 2008 8:29 AM
Subject: zpozdeni signalu
DD,
chanim nejaky bazmek, ktery by mel vstup ENABLE a CLK a lezl by z
toho jeden OUTPUT
jakmile bude ENABLE =1 pocita pulsy CLK a rekneme po x ( cca 50
nastavitelne ) pulsech nahodi OUTPUT
jakmile bude ENABLE = 0 shodi OUTPUT
vsechny signaly 24V
pokud mozno koupit hotove
diky PM
_______________________________________________
HW-list mailing list - sponsored by www.HW.cz
Hw-list@list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list
Další informace o konferenci Hw-list