zpozdeni signalu

pm konference@komfi.cz
Čtvrtek Únor 28 08:29:06 CET 2008


DD,

    chanim nejaky bazmek, ktery by mel vstup ENABLE a CLK a lezl by z 
toho jeden OUTPUT

    jakmile bude ENABLE =1 pocita pulsy CLK a rekneme po x ( cca 50 
nastavitelne ) pulsech  nahodi OUTPUT
    jakmile bude ENABLE = 0 shodi OUTPUT

    vsechny signaly 24V
    pokud mozno koupit hotove

diky PM




Další informace o konferenci Hw-list