Radiace vs. typy pameti

[Petr Tošovský]

To myslim plati primo pro ASIC jako takove, to je skutecne temer design 
celeho chipu jen s tim ze maji hotove nejake zakladni komponenty. Co se 
tyde prechodu z FPGA tak jsem se bavil s jednim clovekem, ktery na tom 
okrajove pracuje a bylo mi vysvetleno ze to funguje tak, ze vyrobce FPGA 
ma nebo poskytuje neco jako knihovny zakladnich navrhu FPGAcek z jeho 
produkce a ty se pouze naskaldaji a podle dodaneho VHDL naroutuji. 
Zbytek chipu se deaktivuje. Pochopil jsem to tak ze je to bezna rutina 
na urovni strojoveho zpracovani nejakym autorouterem. Pak se nevyrabi a 
hlavne neplati ty priserne penize za vyroby masek, nejspis asi jen na 
propojovaci metaly nebo nevim. Z toho ze napriklad Altera ma radu 
HardCopy kterou oznacuje jako ASIC pro designy pro FPGA Stratix mi to 
celkem sedi. Takze tolik specialistu jako pri vyrobe chipu na urovni 
skladani tranzistoru asi neni potreba. Proste se to objedna jako vyroba 
plosnaku. O cenach ale nemam vubec tuseni. Vim ze se u nas na ustavu 
mikroelektroniky obcas necha vyrobit nejaky chip, ale ten si designuji 
sami a i tak ty castky byly v hodne vysokych desitkach tisic.

Tosa


Daniel Valuch wrote:
> ASIC je pekna vec, ale treba sa na to pozerat s rezervou. Je to uplne 
> iny typ problemu.
> V tomto pripade je nejake zadanie, ktore sa zbastli vo vhdl, napali sa 
> to do FPGA (alebo nejakeho ineho programovatelneho obvodu, ktory sa kupi 
> z policky), pouzivaju sa standardne dostupne vyvojove prostriedky, robi 
> to to co ma a cely vyvojovy cyklus trva vratane testovania povedzme 
> tyzdne a treba na to jedneho dizajnera. Ked sa neskor najdu chyby alebo 
> sa pozaduje zmena funkcionality tak sa to jednoducho cez jtag 
> preprogramuje. Programovatelnu logiku teraz uz robia aj studenti 
> strednych skol.
> U ASIC je problem uplne iny. Zaciatok je ten isty, napise sa vhdl, to sa 
> cele odsimuluje a ked si je clovek isty ze bude vsetko fungovat zacne sa 
> s navrhom obvodu. Toto si uz ale obycajne clovek nedokaze spravit sam, 
> ale musi to robit niekto iny kto sa tym profesionalne zaobera. Navrhove 
> prostriedky na urovni tranzistorov na cipe su radovo zlozitejsie a 
> radovo drahsie. Potom dalsie simulacie, dalsie testovanie a ked sme si 
> isty ze to funguje da sa to niekde vyrobit. Napriklad u IBM ktori 
> poskytuju taketo servisy.
> Uz v tom nie je zainteresovany jeden student niekolko tyzdnov, ale cela 
> armada expertov a netrva to tyzdne ale mesiace. To je len prva iteracia, 
> kym nezistis ze tam nemas nejaky neodhaleny bug.
> Nemozes sa pozerat len na cenu kremika ktory dostanes. Ked si to cele 
> spocitas vratane nakladov na vyvojove prostriedky a pocet ludi ktori su 
> v tom zainteresovani tak ti tych 10ks vyjde neporovnatelne drahsie ako 
> rad-hard FPGA aj s ich vyvojovym prostredim. V pripade Xilinxu je to len 
> cena samotneho cipu, prostredie je rovnake...
> b.
>
>
>
>
> andrej jancura wrote:
>   
>> Ono to zase az take drahe nie je... Pokial sa pamatam, tak 10ks sa uz
>> oplatilo. Ber to ale s rezervou cca 7 rokov.
>>
>> A.
>>
>>
>>     
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list@list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
>
>