Radiace vs. typy pameti

[Daniel Valuch]

ASIC je pekna vec, ale treba sa na to pozerat s rezervou. Je to uplne 
iny typ problemu.
V tomto pripade je nejake zadanie, ktore sa zbastli vo vhdl, napali sa 
to do FPGA (alebo nejakeho ineho programovatelneho obvodu, ktory sa kupi 
z policky), pouzivaju sa standardne dostupne vyvojove prostriedky, robi 
to to co ma a cely vyvojovy cyklus trva vratane testovania povedzme 
tyzdne a treba na to jedneho dizajnera. Ked sa neskor najdu chyby alebo 
sa pozaduje zmena funkcionality tak sa to jednoducho cez jtag 
preprogramuje. Programovatelnu logiku teraz uz robia aj studenti 
strednych skol.
U ASIC je problem uplne iny. Zaciatok je ten isty, napise sa vhdl, to sa 
cele odsimuluje a ked si je clovek isty ze bude vsetko fungovat zacne sa 
s navrhom obvodu. Toto si uz ale obycajne clovek nedokaze spravit sam, 
ale musi to robit niekto iny kto sa tym profesionalne zaobera. Navrhove 
prostriedky na urovni tranzistorov na cipe su radovo zlozitejsie a 
radovo drahsie. Potom dalsie simulacie, dalsie testovanie a ked sme si 
isty ze to funguje da sa to niekde vyrobit. Napriklad u IBM ktori 
poskytuju taketo servisy.
Uz v tom nie je zainteresovany jeden student niekolko tyzdnov, ale cela 
armada expertov a netrva to tyzdne ale mesiace. To je len prva iteracia, 
kym nezistis ze tam nemas nejaky neodhaleny bug.
Nemozes sa pozerat len na cenu kremika ktory dostanes. Ked si to cele 
spocitas vratane nakladov na vyvojove prostriedky a pocet ludi ktori su 
v tom zainteresovani tak ti tych 10ks vyjde neporovnatelne drahsie ako 
rad-hard FPGA aj s ich vyvojovym prostredim. V pripade Xilinxu je to len 
cena samotneho cipu, prostredie je rovnake...
b.




andrej jancura wrote:
> Ono to zase az take drahe nie je... Pokial sa pamatam, tak 10ks sa uz
> oplatilo. Ber to ale s rezervou cca 7 rokov.
> 
> A.
> 
>