Radiace vs. typy pameti

[Petr Tošovský]

Zdravim vsechny.
Uvedomuju si ze je to dost specificky problem, ale minimalne d. a b. by 
se k tomu mohli vyjadrit a mohlo by to zajimat i ostatni.
Premyslim tu ted jak se da navrhnout zarizeni s programovatelnou 
logikou, ktere bude fungovat v prostredi s velkou radiaci. Podle vseho 
co jsem si zatim precetl, se v takovem prostredi vyskytuji selhani typu 
SEU (zmena konfigurace) nasledovana chybou oznacovanou SEFI (preruseni 
funkce). V lepsim pripade pouze chyba SET, kterou chapu jako pouhe 
prehozeni urovne v registru ktery nema vliv na konfiguraci obvodu. 
Resenim je vetsinou pouziti techniky TMR (Triple Module Redundancy), 
takze vse v FPGA je trikrat + se pouzivam automaticka kontrola 
konfigurace podle CRC (u lepsich FPGA).
Narazil jsem na to ze EEPROM maji byt proti SEU imunni, jenze nikdo 
nepise jak mnoho a jestli vsechny EEPROM.
Otazkou tedy je jak se stanovuje cetnost SEU pokud znam uroven radiace 
(doufam ze ji zjistim). Bezne soucastky, ktere mam vyhlednute nemaji ve 
svych parametrech uvadenou odolnost, tak bych chtel vyjit z nejakych 
obecnych parametru podle struktury popripade technologie.
Pomohu si kdyz pouziju stare CPLD z rady MAX3000A, ktere maji 
konfiguraci v EEPROM, ale neumoznuji jeji prubeznou kontrolu jako 
moderni FPGA? S TMR nemohu zajit dal nez k hranici chipu, vnejsi 
soucastky nebudou mit zalohy, neni zpusob jak by se vyhodnocovala jejich 
spravna resp. spatna funkce. Takze by bylo dobre kdybych si dovedl 
alespon odvodit ze k chybam nebude s 99.99999% pravdepodobnosti dochazet 
1000krat za sekundu. Kdyz se snazim vyloucit vse co by melo konfiguraci 
v SRAM, tak jsem jak v dobe kamenne, vse co ma seriove nastavovaci 
rozhrani je k nicemu.
Poradte nekdo za jaky konec to vzit?

Doufam alespon ze jste z toho po precteni taky tak zmateni jako ja. ;-) 

Tosa