VERILOG => VHDL ???

[Marek Pavlu]

Zdravim, 


//  
//  Odpoviem Ti iba na toto, lebo elektronike nerozumiem tiez, a ked si 
//  myslim, 
//  ze nieco viem, tak skoncim ako bludar a mystik... 
//  
//  V principe je kazdy sigma-delta prevodnik 1-bitovy AD. Vysledok je teda 
//  vzdy iba jeden bit, aktualna hodnota je vacsia alebo mensia ako vstupny 
//  signal. Tento vystup sa dalej vzorkuje s istou frekvenciou a spracuva v 
//  decimatore (tak sa to vola), ktory z neho robi n-bitovy vysledok. 
//  Decimator 
//  nie je nic ine ako cislicovy DP filter. Rychlost vyslednych hodnot je 
//  zavisla na nastaveni a charakteristike tohto filtra, takze vysledne data

//  su 
//  vzdy pomalsie ako vzorkovanie sigma-delta modulatora. 
//  

Ja vedel, ze mi neco nepasuje:(, ale alespon to vim nez jsem to postavil:). 


//  Andrej 
//  
//  



S pozdravem, 
                Marek Pavlu 



  _____  

avast! Antivirus <http://www.avast.com>  : Odchozi zprava cista. 


Virova databaze (VPS): 0613-1, 29.03.2006
Testovano: 29.3.2006 22:08:51
avast! - copyright (c) 2000-2003 ALWIL Software.