Re: Hradlová pole - základy

[Danhard]

Jenom Abel HDL se neda puzit treba pro FPGA, protoze nepodporuje struktury
jako je treba pouziti bunky CLB jako RAM.

Danhard

David Belohrad wrote:
> Abel poznam a proto k tomu dokazu zaujmout stanovisko. Prirovani
> assembler-vyssi programovaci jazyk neni na miste. Vsechno co se da
> naprogramovat v abelu se da stejne/ne-li-lepe naprogramovat ve vhdl.

Hm, to ocividne plati aj naopak...
Samozrejme ten Abel nemusi byt vhodny na niektore projekty a naopak a
podobne je to aj s tymi grafickymi nastrojmi. Je to taka ista nanic
debata ako klasicky flame o tom, ktory programovaci jazyk je najlepsi.

Ale inak je navrh FPGA/CPLD/IO odlisny od klasickeho programovania v
principe v tom, ze kym v programe sa veci deju tak nejak sekvencne, v
tom svabe je to skor tak nejak paralelne. Takze nejake analogie s
klasickymi programovacimi jazykmi casto "pokulhavaji".

Mimochodom, na navrh IO (co je nie nepodobne navrhu FPGA) sa pouziva
okrem ineho aj modifikovane C++...


> Pokud navic pouzijete k synteze misto quartus/xilinxISE neco lepsiho,
> jako Synplify, tak z toho dostanete vysledek mnohem lepsi nez z abelu,

Mno, a nie je to nahodou presne kvoli tomu ze je abel obsolete a ze sa
ne jeho preklad (syntezu) stale pouziva ten isty prekladac (syntezator?)
spred 15 rokov?

wek