Programovatelne oneskorenie pre CMOS/ECL signal

[Marek Peca]

> Hladam nieco lepsie ako toto http://www.datadelay.com/datasheets/3d3428.pdf
> 
> Poziadavky:
> - programovatelne, staci 8 bitov, da sa pripadne rozdelit do dvoch cipov 
> s malym a velkym krokom
> - pracovna frekvencia 40MHz
> - rozsah oneskorenia staci ~30ns
> - krok idealne 0.1ns, v krajnom pripade vyhovie 0.25ns

Jak rychla ma byt odezva na to programovani zpozdeni? Bude se to
menit nejak zbesile rychle, nebo treba jednou za minutu ci za delsi
dobu?

Pozadovana doba zpozdeni ma byt zadavana samocinne z jineho zarizeni,
nebo rucne?

MP