Programovatelne oneskorenie pre CMOS/ECL signal

Daniel Valuch daniel.valuch@wanadoo.fr
Sobota Březen 18 13:56:47 CET 2006


Hladam nieco lepsie ako toto http://www.datadelay.com/datasheets/3d3428.pdf

Poziadavky:
- programovatelne, staci 8 bitov, da sa pripadne rozdelit do dvoch cipov 
s malym a velkym krokom
- pracovna frekvencia 40MHz
- rozsah oneskorenia staci ~30ns
- krok idealne 0.1ns, v krajnom pripade vyhovie 0.25ns

Neviete nieco poradit?
b.




Další informace o konferenci Hw-list