Reverzni citac pro incrementalni encoder

[Jan Waclawek]

Danhard wrote:
> RC oscilator je udelany tak, ze na nejakych fazove-amplitudovych vztazich
> nezalezi, jde jen o to aby to delalo funkci buffer a invertor, nevadi ani
> hystereze. Jde to bez problemu do cca 20MHz. Celkem 2R a C.

Mnojo...

> Oscilator zabere 3 piny na CPLD, protoze se me nedari z nejakych neznamych
> duvodu spojit vystup makrocely se vstupem centralnich hodin na jednom pinu,
> tak je to propojeno venkem. HW by to mel umet, fitting to neumi. Nevim jak
> ted, resil jsem to s podporou Xilinxu pred 5 lety, a nevyresil.

:-o

> 
> Nehodlam se spokojit s pouckou, ze to Xilinx nedoporucuje a hotovo, jenom si
> krejou zada :o)

Samozrejme. Ja by som to tiez tak robil, keby som sa volal Xilinx :-)

JX, pardon, JW