Postupy navrhu DPS

Petr Tosovsky PetrTosHW@PTmodel.cz
Čtvrtek Leden 26 12:12:20 CET 2006


Zdravim vsechny.

Chtel bych nadhodit tema navrhovani plosnych spoju. Zatim jsem nepotreboval
navrhovat slozitejsi plosne spoje, vzdy stacilo pohlidat si pouze vzdalenost
krystalu od MCU, rozvod GND a vyhybat se sitovym castem, ale jen tak pro
zajimavost bych chtel vedet jak se postupuje u slozitych systemu jako jsou
systemy s FPGA na vysokych frekvencich nebo VF technika (na tyto dve oblasti
bych se chtel v budoucnu zamerit). 

Vim jen ze pro kompaktnost digitalnich systemu se musi udrzet stejna delka
vodicu a u kritickych spoju je dulezita impedance cesty na plosnem spoji
(chovani jako vedeni). Je mozne se nejakym zpusobem naucit alespon zaklady
spravneho navrhu, aby clovek negeneroval uplne hlouposti ze zacatku? Urcite
to zalezi na oblasti, ale dejme tomu ze HYPOTETICKY navrhuji zarizeni ktere
na vstupu analogove zpracovava signal, ten se pak vzorkuje 100MSps a
zpracovava v FPGA, vysledek se vysila vysilacem na 2,4GHz maleho vykonu. To
vse na jedne DPS vcetne napajeciho zdroje. Zajimalo by me i kde pouzit
stineni krytem a podle ceho se ridit pri rozdeleni DPS na casti (coz
predpokladam ze navrhnete). Zaklady EMC znam (alespon do te miry abych vedel
k cemu je dobry stinici kryt :) )  a delal jsem par velice teoretickych
hrubych vypoctu s mikropasky, vubec ale nevim jak to vypada v realu.

 

Predpokladam ze pan Cihelnik a balu, ale i spousta jinych by k teto
problematice meli co rict. Zalezi jestli se jim bude chtit  :)

Nejde o nic kritickeho, jen me to zajima, uz jsem si i sehnal jedno pdfko na
navrh "High-Speed" digitalnich systemu, ale rad bych znal vase zkusenosti a
postupy.

 

Tosa

 

------------- další část ---------------
HTML příloha byla odstraněna...
URL: http://list.hw.cz/pipermail/hw-list/attachments/20060126/a8ee4c58/attachment.htm 


Další informace o konferenci Hw-list