<html xmlns:o="urn:schemas-microsoft-com:office:office" xmlns:w="urn:schemas-microsoft-com:office:word" xmlns="http://www.w3.org/TR/REC-html40">
<head>
<meta http-equiv=Content-Type content="text/html; charset=us-ascii">
<meta name=Generator content="Microsoft Word 11 (filtered medium)">
<style>
<!--
/* Style Definitions */
p.MsoNormal, li.MsoNormal, div.MsoNormal
{margin:0cm;
margin-bottom:.0001pt;
font-size:12.0pt;
font-family:"Times New Roman";}
a:link, span.MsoHyperlink
{color:blue;
text-decoration:underline;}
a:visited, span.MsoHyperlinkFollowed
{color:purple;
text-decoration:underline;}
span.StylE-mailovZprvy17
{mso-style-type:personal-compose;
font-family:Arial;
color:windowtext;}
@page Section1
{size:595.3pt 841.9pt;
margin:70.85pt 70.85pt 70.85pt 70.85pt;}
div.Section1
{page:Section1;}
-->
</style>
</head>
<body lang=CS link=blue vlink=purple>
<div class=Section1>
<p class=MsoNormal><font size=2 face=Arial><span style='font-size:10.0pt;
font-family:Arial'>Zdravim vsechny.<o:p></o:p></span></font></p>
<p class=MsoNormal><font size=2 face=Arial><span style='font-size:10.0pt;
font-family:Arial'>Chtel bych nadhodit tema navrhovani plosnych spoju. Zatim
jsem nepotreboval navrhovat slozitejsi plosne spoje, vzdy stacilo pohlidat si
pouze vzdalenost krystalu od MCU, rozvod GND a vyhybat se sitovym castem, ale
jen tak pro zajimavost bych chtel vedet jak se postupuje u slozitych systemu
jako jsou systemy s FPGA na vysokych frekvencich nebo VF technika (na tyto
dve oblasti bych se chtel v budoucnu zamerit). <o:p></o:p></span></font></p>
<p class=MsoNormal><font size=2 face=Arial><span style='font-size:10.0pt;
font-family:Arial'>Vim jen ze pro kompaktnost digitalnich systemu se musi
udrzet stejna delka vodicu a u kritickych spoju je dulezita impedance cesty na
plosnem spoji (chovani jako vedeni). Je mozne se nejakym zpusobem naucit
alespon zaklady spravneho navrhu, aby clovek negeneroval uplne hlouposti ze
zacatku? Urcite to zalezi na oblasti, ale dejme tomu ze HYPOTETICKY navrhuji
zarizeni ktere na vstupu analogove zpracovava signal, ten se pak vzorkuje 100MSps
a zpracovava v FPGA, vysledek se vysila vysilacem na 2,4GHz maleho vykonu.
To vse na jedne DPS vcetne napajeciho zdroje. Zajimalo by me i kde pouzit
stineni krytem a podle ceho se ridit pri rozdeleni DPS na casti (coz
predpokladam ze navrhnete). Zaklady EMC znam (alespon do te miry abych vedel k cemu
je dobry stinici kryt :) ) a delal jsem par velice teoretickych hrubych vypoctu
s mikropasky, vubec ale nevim jak to vypada v realu.<o:p></o:p></span></font></p>
<p class=MsoNormal><font size=2 face=Arial><span style='font-size:10.0pt;
font-family:Arial'><o:p> </o:p></span></font></p>
<p class=MsoNormal><font size=2 face=Arial><span style='font-size:10.0pt;
font-family:Arial'>Predpokladam ze pan Cihelnik a balu, ale i spousta jinych by
k teto problematice meli co rict. Zalezi jestli se jim bude chtit :)<o:p></o:p></span></font></p>
<p class=MsoNormal><font size=2 face=Arial><span style='font-size:10.0pt;
font-family:Arial'>Nejde o nic kritickeho, jen me to zajima, uz jsem si i sehnal
jedno pdfko na navrh „High-Speed“ digitalnich systemu, ale rad bych
znal vase zkusenosti a postupy.<o:p></o:p></span></font></p>
<p class=MsoNormal><font size=2 face=Arial><span style='font-size:10.0pt;
font-family:Arial'><o:p> </o:p></span></font></p>
<p class=MsoNormal><font size=3 face="Times New Roman"><span style='font-size:
12.0pt'>Tosa</span><o:p></o:p></font></p>
<p class=MsoNormal><font size=3 face="Times New Roman"><span style='font-size:
12.0pt'><o:p> </o:p></span></font></p>
</div>
</body>
</html>