Programovatelne polia
andrej jancura
hw_aj@zoznam.sk
Čtvrtek Listopad 10 09:18:21 CET 2005
> Ale ten procesor neudela nic jineho, nez ze precte seriovy stream z tech
> zretezenych prevodniku (tj. 32 desek po 2xAD7716 = 1kByte) a ulozi si ho
> do
> pameti, a to maximalni rychlosti toho ser. prenosu.
Hej, ale to citanie vychadza trochu dlho, 8MHz clock => 125ns * 256 bitov *
32 modulov = 1.024ms... Cas medzi dvoma vzorkami je tych 448us. Tak kde som
sa pomylil, ked to musi vzorkovat v real-time a musi sa to vsetko este
poslat do PC? Toto je aspon pre mna problem, ktory by som rad riesil tym
CPLD-ckom.
Este by som sa rad opytal, ci ide interne v tom CPLD realizovat 3-stavova
zbernica.
A.
--- reklama -----------------------------------------------------
Hľadáš DOM – BYT – POZEMOK – KANCELÁRIU ?
http://www.reality.sk
Další informace o konferenci Hw-list