VHDL - edge sensitive problem

[Daniel Valuch]

zatial mam len teoreticke znalosti, ale skusim strelit... GCK su 
globalne signaly, ktore sa tahaju po celom cipe (napriklad rychle 
zbernice pre hodiny). Tieto maju svoje dedikovane I/O piny, kde su ich 
specialne drivery. Nebude problem v tom, ze ste takyto signali priradili 
na iny pin, ktory nemoze byt routovany na specialnu zbernicu?
balu



Jiri Beranek wrote:

>Zdravim, mam problem s timto:
>
>
>process (test_sig)
>begin
> if (test_sig'event and test_sig='1')
>  then
> test<='0';
> end if;
>end process;
>
>test_sig je vstup namapovany na pin SPARTANA II, ktery neni GCK.
>Hlasi mi to nasledujici chybu:
>
>
>Illegal LOC on IPAD symbol "test_sig" or BUFGP symbol
>
>test_sig_BUFGP" (output signal=test_sig_BUFGP), IPAD-IBUFG should only be
>LOCed
>
>to GCLKIOB site.
>
>
>
>Kdyz test_sig namapuju na pin ktery je GCK, tak je to OK.
>
>Otazka je: co mam napsat  nebo udelat, aby to chodilo i s ne GCK piny?
>
>
>
>Dekuji Jirka B.
>
>
>
>_______________________________________________
>HW-list mailing list  -  sponsored by www.HW.cz
>Hw-list@list.hw.cz
>http://list.hw.cz/mailman/listinfo/hw-list
>
>
>  
>