Protokol na 433.92MHz
Tom Mazouch
mazouch@ica.cz
Pondělí Leden 31 09:51:06 CET 2005
Zkusim pridat par (starsich) postrehu. Delal jsem s moduly tusim od SEA
(Telecontrolli) RR3 a RT4.
Libor Kavan wrote:
>
> Taxem si s tim zacal hrat, vysilani manchesteru neni nic hrozneho ,to jsem
> zvladnul ;-)
Manchester je v pohode, ale chce to pred nej jeste NRZI, aby v RXu
nezalezelo na fazi (polarite).
>
> >Predpokladam-li, ze signal bude bez sumu (nebo si pred
> >demodulator zaradite nejaky jednoduchy filtr, samozrejme SW),
>
> Tak a tady uz docela tapu... :-( Signal bez sumu rozhodne nemuzu
> predpokladat, takze filtr bude nutny. Ale naprosto nevim, jak to softwarove
> resit. Bylo by mozne nejake nakopnuti jak na to?
U tech modulu se asi se signalem bez sumu pocitat da, protoze kdyz jsem
se dival osciloskopem na to, co z toho modulu leze (z jeho _datovyho_
vystupu, nemluvim o analogovym - pokud ho RX vubec ma), tak rozdil mezi
100% signalem a tichem (semtam jehla) byl proti vzdalenosti od vysilace
jen "takovejhle kousek". Takze je to nekolik metru dobry, pak par
desitek centimentru spatny a pak konec. Kvuli tomu se nevyplati delat
zadny filtry a/nebo samoopravny kody, protoze staci mensi pohyb a uz
neni co filtrovat a opravovat.
>
> je nasnade, ze
> >nikde nepotrebujete zadny zdroj hodin, protoze ty si obnovite primo z
> >prijimaneho toku (napr. DPLL, nebo se na to muzete v jednoduche aplikaci
> >zcela vykaslat a brat kazdou hranu jako prijaty bit). Napsani tohoto
> >algoritmu do MCU je snadne.
>
> I tady mi neni jasne jak udelat DPLL. Ja bych na zacatek prenosu vyslal
> nejake 101010 na ktery by se mel DPLL zasynchronizovat. Ale jak na to?
> Odmerit cas timerakem a ten pak nechat bezet jako generator hodin? To ale
> predpoklada, ze synchronizacni blok nebude zaruseny, jinak se PLL nastavi
> spatne a cely prenos je v haji :-(
DPLL bych tam nedelal. To jsem kdysi kodoval pro MCS51 pro TNC a dodnes
nemam jistotu, ze to melo smysl.
Pro moduly na 70cm jsem pouzil "odpich od hrany" a nebyl problem, je to
vyrazne jednodussi nez DPLL a bohate to stacilo. Zalezi asi hodne na
charakteru degradace signalu, ale jaxem psal - u modulu signal bud je
nebo neni, takze staci to jednodussi.
TomM
Další informace o konferenci Hw-list