meziprocesorova komunikace
matejka@cat.cz
matejka@cat.cz
Úterý Květen 25 12:02:02 CEST 2004
> nejak jsem z katalogoveho listu dobre nepochopil jak to je se signalem
> SS ten kdo ho ma v log1 tak je master a vysila nebo muze vysilat i
> slave? ten signal SS se ridi hardwarove nejakou elektronikou nebo SW ?
>
Ja to pochopil tak, že master ucini SS vystupem a softwarove ho ridi,
oddeluje jim jednotlive framy, pripadne se muze vzdat masterovani.
V pripade slave je treba ho nastavit jako vstup, ktery je zpracováván HW SPI kanalu.
Jan Matejka
Další informace o konferenci Hw-list