testovanie DPS

[waclawek jan]

Ahoj.
> a co keby si to urobil priebezne. Namiesto CPU das iny Xilinx, ktory 
> Ti bude posielat vzdy na jeden pin log.1 a sucasne budes citat na 
> dvoch okolitych jeho uroven. Tym si otestujes ci su dobre spoje CPU -
>  CPLD1,2. Potom ho vyberies a ten isty SW si das do dalsieho,
>  otestujes a ides na treti. Myslim si, ze by si takto mohol najst 
> aspon spoje medzi susednymi signalmi. No a z layotu dosky by uz 
> nemusel byt problem ten test SW do CPLD vygenerovat.

Neviem, ci som to dobre pochopil, ale este stale mi ostane problem - 
vyrobit/kupit pripravok/emul. paticu, ktory sadne do plcc patice procesora, 
pripojit nan tentokrat testujuci xilinx + vyviest mu jtag na napalenie (resp. 
by bol uz napaleny?) A ako by som sa vlastne dozvedel vysledok testu - ten 
xilinx by mi musel napr rozsvietit ledku? Nejako by som ho musel aj 
krokovat... A vobec, ono xilinx nie je procesor, a taka zlozita sekvencna 
logika, ktora by toto vykonala na vsetkych pinoch za sebou asi nevojde. No a 
riadit to zvonka nejakym PC - to uz radsej rovno na tu emulacnu paticu 
pripojim nejaky udelator z 74xxx a paralelneho portu PC.
Stale je to prilis komplikovane.
A asi som nespomenul, ze by som rad otestoval nielen prepoje medzi 2 
xilinxami, ale aj prepoje, ktore od nich vedu k okolitym obvodom - najma k 
pamatiam (tam su tucne zbernice, na ktorych byvaju castejsie chyby).


ALe vdaka za podnety.

Jano Waclawek