Odsavaci pistole

[jozem@volny.cz]

> No tak pred tydnem jsem to z kolegou resil (digitalni
> opsciloskop). Chceme pouzit obycejne citace, jsou docela i
> rychle. Schema bych vam poslal az v patek (prijedu domu a kolega
> to uz doufam prekreslil do eaglu). Milan Malich
>
> > Zdravim konferenci,
> > Potreboval buch trosku nasmerovat.
> > Uvazuji o aplikaci, kde by byl rychly AD
> > prevodnik, z ktereho
> > by se data cpala do SRAM. Mam predstavu
> > vzorkovani cca 10-20MHz a 8-128kB.
> > Mam tuseni, ze pro adresaci, casovani,
> > externi pristup do SRAM z CPU a dalsi
> > funkce
> > by se dalo pouzit nejake FPGA nebo CPLD ale v
> > teto oblasti jsem se nikdy
> > nepohyboval, ale mam
> > dost chuti se do toho pustit (pres vanoce
> > bude trochy casu...).
> > Muze nekdo posoudit, zda je to pro danou
> > aplikaci realne a pripadne
> > doporucit vhodneho svaba?
> > Je dostupny nejaky free navrhovy SW?
> > Jak je to s dostupnosti a cenou svabu?
> >

Skuste se podivat na http://www.mcu.cz/modules/news/article.php?storyid=277
tam je popsana geneze jednoho LA - od mixu k?asika+CPLD az po konstrukci
zalozenou pouze na CPLD.

Tento LA neni v podstat? probl?m upravit na DSO - "jen" doplnit ADC a
vstupni obvody

Nechci Vas odrazovat, ale pouziti beznych citacu asi nebude to prave
orechove - srovnejte si cenu CPLD, jeho rychlost a jednoduchost DPS s tim co
stvorite na klasickych obvodech.

Tim Vas nechci odrazovat, ani netvrdim, ze to neni mozne.

S pozdravem
MK