Pasivní retranslace 2,4 GHz

[Tomas Franke]

Zdravim,

myslim, ze vim jaka je pricina vasich potizi. Zrovna nedavno jsme 
to probirali jako typicky priklad na prednasce z diagnostiky 
cislicovych zarizeni.
Problem spociva zrejme ve velke kapacite sbernice, indukcnosti privodu
a spatnem uzemeni.
Nejlepsi bude maly priklad:
Tranzistory spinajici sbernici na brane P0 jednoho z procesoru se 
snazi uvest sbernici do stavu 00h jestlize predtim byla ve stavu FFh 
(tehdy je jev nejvyraznejsi). Tranzistory sepnou a zacne jimi 
protekat proud vybijejici sbernici, na indukcnosti privodu (tzn. na 
kazdem vodici sbernice) vznikne urcity ubytek napeti. To by ovsem 
nebylo nejhorsi, 8xvetsi proud proteka pinem GND prislusneho 
procesoru a na jeho parazitni indukcnosti vznikne patricne vetsi 
ubytek napeti. Diky tomu procesoru v podstate "ujede nula" a na 
ALE vznikne puls.
Pokud se jedna skutecne o tento problem, tak reseni bude asi 
obtizne a nejspise bude spocivat v novem navrhu DPS.
          Ondrej Puzman


> Dobry den,
> 
> mam nasledujici problem: 4 obvody at89c52 jsou pripojeny pomoci
> prepinaci logiky na spolecnou sram typ 6264. 1. z obvodu je ridici,
> ostatni jsou "slaves". tato prepinaci logika prepina signaly ALE, WR, RD
> od jednotlivych uC, prepinani ovlada ridici uC, prepina se pomoci obvodu
> 153. pouziva se pouze 8-bitove adresovani, adresa se tedy vystavuje na
> P0 a nahrava se do 373 pomoci ALE signalu, pote se vystavi zapisovany
> bajt (pri WR) nebo precte bajt z pameti (pri RD). P0 ostatnich uC je
> vzdy ve stavu 11111111 (tudiz by nemel ovlivnovat ostatni). Spolecna
> sbernice tedy spojuje P0 vsech 4 uC, D0-7 373 pro latching adresy a D0-7
> pameti. Je na ni pripojena i dvojice dalsich 373, ktere slouzi pro
> komunikaci s PC po paralelnim portu (vzdy podle smeru je v propustnem
> stavu urcita 373 z te dvojice). Behem pristupu do pameti je samozrejme
> ma samozrejme ta pro smer z PC do uC svoje vystupy ve stavu vysoke
> impedance (sbernici by tedy opet ovlivnovat nemely). Na vsech pinech
> sbernice jsou pullup odpory 10k (zde si nejsem jist, zda je to spravna
> hodnota). Problem je ten, ze pri operacich s pameti predevsim z
> posledniho 4. uC (ktery ma cestu k pameti i prepinaci logice nejdelsi,
> co se tyka delky dratu), ale i z 3. dochazi k nalatchovani spatne adresy
> vlivem parazitni spicky na signalu ALE (zpusobi, ze 373 zareaguje drive
> a preda pameti spatnou hodnotu. Neni to vlivem nejakeho spatneho
> nacasovani ALE kvuli zpozdeni v 153, to je minimalni. Tato spicka take
> nevznika nikde v prepinaci logice. Vychazi primo z ALE pinu uC!
> 
> Dotaz zni: cim to muze byt zpusobeno a jak tomu zamezit?
> 
> Zarizeni je napajeno ze standardniho PC zdroje, vystupy tech 8052
> ovladaji allegro obvody s vykonovymi prvky pro rizeni krokovych motoru
> (od allegra dal je to v jine skrini). Chyba se vsak projevuje i pri
> vypnuti vykonove casti.
> 
> Budu vdecny za jakoukoliv radu. Diky. Hezky vecer.
> 
> ---
> Jakub Marsik @ home  > jimcool@oook.cz <