Ahoj vsichni,, :-)) Nevite kde objednat nebo jinak ziskat

Mikro mikro.hsw
Středa Březen 17 12:03:37 CET 2004


> Pokud se mylim, tak mne nekdo opravte. Podle mne je FPGA zalezitost s dost
> specifickym (a tim i omezenym) pouzitim. Kdyz necemu chci dodat
inteligenci,
> zpravidla se jedna o tak slozite sekvencni algoritmy, ze se to nejlepe
dela
> s procesorem. Aby se nekde uzivilo hradlove pole, musi tam byt naroky na
> rychlost a pri tom tak slozite funkce, ze by se to neslo poskladat z par
TTL
> obvodu. Zatim jsem se s potrebou neceho takoveho setkal jen jednou pri
> konstrukci zdroje normaloveho kmitoctu zaveseneho DCF, HGB a MSF (vybira
si
> to ten vysilac, kde je zrovna signal). V klasicke logice to bylo cca 12
> pouzder a nejmensi FPGA by bylo jeste nevyuzite. Ted podobny problem resim
s
> procesorem a je to daleko elegantnejsi (i když na jinem principu a jen na
> DCF)  :-(( .
>
> Andel
>
 Je rozdil zda a kde pouzijete FPGA nebo CPLD. Mezi temito technologiemi
jsou dost podstatne rozdily.
CPLD - relativne jednoducha ale rychla logika....
FPGA - slozita, ale pomalejsi logika (neni problem implementovat procesor s
pameti0, moznost rekonfugurace za behu.....

Priklad:

CPLD - trigovaci obvody LA, DSO, rychle citace, glue logika, specialialni
radice
FPGA - napriklad kompletni emulator procesoru (v CR dela ASIX)

Detekce, vyhodnoceni a generovani casove informace opravdu neni uloha pro
hradlova pole.
Na druhou stranu si predstavte univerzalni programator, ktery obsahuje pouxe
FPGA a 40x spinaci obvod pro kazdy pin
(GND, VCC, Vpp1, Vpp2) . HW je velmi jednoduchy, pro kazdy obvod (skupinu)
je mozne vlastni konfigurace FPGA,
neni nutne slozite a pomale posouvani adres a dat na ruzne piny.

M

PS. Nekdo tu psal o neamaterskem pouziti. Podivejte se na net a hledejte
EPPFLEX.






Další informace o konferenci Hw-list