SDRAM CAS latence - vliv

Jan Waclawek konfera na efton.sk
Čtvrtek Listopad 6 20:59:21 CET 2014


>Prave, vim co to je, ale nevim, proc to je vubec volitelne. Clovek by 
>rekl, ze cim min, tim lip, ale kde ma vzit ty jistoty ;-)

Este raz: v datasheete. 

Je to technologicky parameter pamate, doba potrebna na vycitanie/zapis
riadku dat z/do pola pamate. Rozumiete, o co vlastne ide u synchronnych
pamati? Nie su take rychle, ako sa zda, len su velmi siroke, takze sa
precita/zapisuje naraz niekolko slov (co trva relativne dlho) do/z
medzipamati, a potom/predtym sa velmi rychlo vysuva na/z D zbernicu; pocas
toho je cas precitat dalsie slovo atd.

Ta latencia by mohla by byt vyjadreny aj ako cas (a niekedy aj byva), ale
obvykle je udavana v pocte cyklov pri maximalnej taktovacej frekvencii, a
niekedy (casto) byva udavana aj alternativna hodnota, menej cyklov pri
nizsej taktovacej frekvencii.

wek




Další informace o konferenci Hw-list