VHDL - cteni vstupu v processu

[jiri@bezstarosti.cz]

Zdravim.

Mam neznalost ohledne VHDL, kterou bych si rad ujasnil.

Kdyz mam nejaky process a v nem pracuji se vstupy, treba na kazdou sestupnou
hranu taktovani stav vstupu pricitam k nejakemu akumulatoru, musi byt
vstupni data platna jeste nejaky cas za hranou na kterou se zpracovavaji
nebo se zmeny na vstupech tesne za hranou uz neberou v potaz ? Vyplyva to
nejak ze samotneho VHDL ci nikoli ? Proste mi jde o to, jestli na stejnou
hranu na kterou zpracovavam vstupy, na ne mohu z venci ihned privest jine
urovne a to bez nebezpeci nepredpokladatelnych vysledku a zda to vyplyva z
VHDL jako takoveho ?

Za odpoved diky predem.

--
Jiri Bezstarosti