STM32F7 zahada FMC - vyreseno
Jan Waclawek
konfera na efton.sk
Středa Květen 6 19:19:38 CEST 2020
> /RD se ani nehnul z 1 kdyz jsem ho meril
Tak potom tam to citanie ani nebolo.
V Cortex-M7 TRM, kapitole Memory types and memory system behavior sa pise:
Only a subset of all possible AXI transactions can be generated. These are:
For Normal, cacheable memory:
[nasleduju LEN 64-bitove citania a zapisy]
For Normal, Non-cacheable memory:
[64-bitove citania a zapisy, a potom]
INCR 1 8-bit, 16-bit, and 32-bit exclusive reads and writes, for shared
exclusives.
For Strongly-ordered or Device memory:
[vselico, tak, ako si to clovek predstavuje]
Ta oblast 0x6000'0000 je po resete v MPU Normal Cacheable co je mozno v
tomto pripade rozhodujuce, aj ked je cache vypnuta inym mechanizmom (. Ale
rovnako je to aj s 0x2000'0000... a to by si snad niekto vsimol, ze pri
vypnutej data cache sa do tej oblasti zapisuju blbosti, ci nie?
wek
----- Original Message ---------------
Subject: Re: STM32F7 zahada FMC - vyreseno
From: Jaroslav Buchta <jaroslav.buchta at hascomp.cz>
Date: Wed, 6 May 2020 18:07:26 +0200
To: hw-list at list.hw.cz
Muzu to zitra zkusit, ale jsem si na 99% jisty, ze zadny read cyklus
nebyl - program jenom inicializoval OLED a pak tam sypal data, /RD se
ani nehnul z 1 kdyz jsem ho meril. A behem obou /CS byly 4 zapisove
pulzy, i kdyz jsem to meril jen na jednom kanalu - musel bych tam
priletovat nekam dratky je to miniatura... Na tom obrazku je videt, ze
mezi ctvericemi je mala mezera, /CS sel na chvilku do 1. Asi proste blbe
nastaveni atributu pameti, byl to prvni pokus s displejem, nechtelo se
mi s tim drbat tak jsem myslel, ze vypnuti cache a fifo vse vyresi...
Dne 06.05.2020 v 16:43 Jan Waclawek napsal(a):
> Este ma napadlo, ako by to mohlo fungovat a pritom s tym SRAM byt spravne -
> a to tak, ze by AXI najprv precitala celych 8 byte, zmenila jeden z nich a
> potom ich nasledne spat zapisala.
>
> Takze otazka, v tom povodnom nastaveni, nebolo pred tymi 8 zapismi aj 8
> citani? T.j. triggrovali ste to na osciloskope na /WR, alebo na /CS (NE)?
> Resp. mohli by ste chytit oboje (/WR aj /CS) sucasne, triggrovane na to
> /CS - ze ci tam nie je vysvetlenie tych dvoch chipselectov, ze prvy bol
> pre tie ready.
>
> wek
>
>
> ----- Original Message ---------------
>
> Subject: Re: STM32F7 zahada FMC - vyreseno
> From: Jan Waclawek <konfera at efton.sk>
> Date: Wed, 6 May 2020 14:44:39 +0200
> To: HW-news <hw-list at list.hw.cz>
>
> A ta SRAM naozaj funguje normalne?
>
> Skusali ste, ake su nasledky zapisu 1 byte na okolite byte, pri defaultnom
> nastaveni MPU (t.j. ziadny zapis do MPU po resete) a vypnutej datovej
> cache (ako presne je ta datova cache vypnuta)? Myslim tym SRAM, ktora je v
> oblasti od 0x2000'0000 nahor, a nie je TCM.
>
> wek
>
>
> ----- Original Message ---------------
>
> Subject: Re: STM32F7 zahada FMC - vyreseno
> From: Jaroslav Buchta <jaroslav.buchta at hascomp.cz>
> Date: Wed, 6 May 2020 14:30:16 +0200
> To: hw-list at list.hw.cz
>
> Je fakt, ze chovani neodpovida stavu, kdy by treba SRAM mela normalne
> fugovat, displej nefungoval samozrejme vubec. Asi se zapisuje nejaky
> buffer 8B? Mozna se pocita s tim, ze ta pamet jeste nebyla zapisovana a
> je to fuk? (to by ale vadilo v pripade treba zalohovane pameti...)
> Kazdopadne jsem cekal, ze to bude zmineno v errata, ale nic.
>
> Dne 06.05.2020 v 12:20 Tomas Dresler napsal(a):
>> Expert hlasi, ze podle typu pameti STM32 u FMC pouziva spekulativni
>> cteni. O zapisu nevim, ale v oblasti typu pamet je to mozne, u device
>> ne, stejne tak cteni.
>>
>> Takze pouzit MPU je nejlep?í volba.
>>
>> Tomas
>>
>> *From:*Hw-list [mailto:hw-list-bounces at list.hw.cz] *On Behalf Of
>> *konfera at efton.sk
>> *Sent:* Wednesday, May 6, 2020 11:26 AM
>> *To:* HW-news <hw-list at list.hw.cz>
>> *Subject:* Re: STM32F7 zahada FMC - vyreseno
>>
>> Toto tu podla mna nie je vysvetlenie a prestavenie do Device zakryva
>> nejaky iny mechanizmus (a ani zapnuta cache by to podla mna
>> nevysvetlila).
>>
>> Ak by sa to stalo pri citani (co viem ze sa stava) tak to je v
>> poriadku, to je z pohladu Normal pamate koser, ale zapis nie, ved to
>> nepochybne poskodi obsah pamate.
>>
>> Mohli by to pritomni experti z ST prosim okomentovat?
>>
>> Dakujem
>>
>> wek
>>
>> On 6 May 2020 09:51:21 CEST, Jaroslav Buchta
>> <jaroslav.buchta at hascomp.cz <mailto:jaroslav.buchta at hascomp.cz>> wrote:
>>
>> Aha, tak jsem zapomel zase na ruzne typy pristupu do pameti,
>> device memory atd...
>>
>> Resi to remap a bude to snad resitelne i konfigurtaci MMU.
>>
>> https://community.st.com/s/question/0D50X00009XkWQE/stm32h743ii-fmc-8080-lcd-spurious-writes
>>
>> Dne 06.05.2020 v 8:33 Jaroslav Buchta napsal(a):
>>
>> Mam na FMC pripojeny OLED displej, 8b dat, konfigurace pres
>> CubeMX. DCACHE MCU zakazana.
>>
>> Kdyz provedu radek
>>
>> *(volatile uint8_t *)0x60010000 = 0xaa;
>>
>> vyvola to 2x NE1 a v kazdem cyklu 4x NWE
>>
>> V Assembleru to vypada OK
>>
>> 237 *(volatile uint8_t *)0x60010000 = 0xaa;
>> 08000bf8: ldr r3, [pc, #24] ; (0x8000c14 <main+172>)
>> 08000bfa: movs r2, #170 ; 0xaa
>> 08000bfc: strb r2, [r3, #0]
>>
>> Konfigurace je jako LCD interface 8 bitu. FIFO zakazana.
>> Stejne se to chova pri krokovani jako pri normalnim behu.
>>
>> jednotlivy zapis vypada z hlediska NWE dle obrazku v priloze.
>>
>> Napada nekoho, kde muze byt problem?
>>
>>
>>
>>
>> _______________________________________________
>>
>> HW-list mailing list - sponsored bywww.HW.cz <http://www.HW.cz>
>>
>> Hw-list at list.hw.cz <mailto:Hw-list at list.hw.cz>
>>
>> http://list.hw.cz/mailman/listinfo/hw-list
>>
>>
>> _______________________________________________
>> HW-list mailing list - sponsored by www.HW.cz
>> Hw-list at list.hw.cz
>> http://list.hw.cz/mailman/listinfo/hw-list
>
>
> _______________________________________________
> HW-list mailing list - sponsored by www.HW.cz
> Hw-list at list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
>
> _______________________________________________
> HW-list mailing list - sponsored by www.HW.cz
> Hw-list at list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
_______________________________________________
HW-list mailing list - sponsored by www.HW.cz
Hw-list at list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list
Další informace o konferenci Hw-list