Cortex M7 MPU a DMA

[Jaroslav Buchta]

Jsem z toho trosku jelen, jak nastavit MPU pro cteni ze SRAM -> DMA, 
napr. vysilani UART a pro zapis DMA -> SRAM, funkcni stav mam ale abych 
zbytecne neomezoval cache. Pro ethernet jsem to vzal podle prikladu a 
taky mi nastaveni neni uplne jasne. (tabulka z PM v priloze)

Descriptory v SRAM D2: TEX=0, C=0, B=1, S=0    - proc neni B=0, pro typ 
Device pisou, ze zapis muze byt bufferovan, to nevadi?

The different ordering requirements for Device and Strongly-ordered 
memory mean that the memory system can buffer a write to Device memory, 
but must not buffer a write to Strongly-ordered memory.


Rx Buffery jsou v defaultnim regionu ve SRAM D2, nemuze byt problem 
aktivni cache pro cteni?

Tx Buffery maji TEX=0, C=1, B=0, S=0 - tady je to asi OK, zadna cache 
pro zapis, jen nevim, proc je S=0

No a pro vlastni DMA prenosy jsem to nastavil:

DMA->SRAM D2: TEX=0, C=1, B=0, S=0

SRAM D2->DMA: TEX=0, C=0, B=1, S=0

Je to OK?

------------- další část ---------------
A non-text attachment was scrubbed...
Name: m7.jpg
Type: image/jpeg
Size: 41540 bytes
Desc: [žádný popis není k dispozici]
URL: <http://list.hw.cz/pipermail/hw-list/attachments/20190213/72a4f0b6/attachment-0001.jpg>