STM32F3 ADC
Jan Waclawek
konfera na efton.sk
Úterý Prosinec 18 21:11:30 CET 2018
> Mohou tam [CCM RAM] byt i vektory,
No ak sa tam nakopiruju a prislusne zmeni SCB_VTOR, preco nie. Toto nie je
Cortex-M0 ale M4.
> nebo jen v RAM,
Nerozumiem.
> nebo to nema smysl presouvat z FLASH?
> Snizi to pozorovatelne latenci preruseni?
No, ak viete pozorovat usporu casu v trvani poctu waitstatov pre jeden
pristup do FLASH... :-) asi to nejaky valny vyznam nema.
wek
----- Original Message ---------------
Subject: Re: STM32F3 ADC
From: Jaroslav Buchta <jaroslav.buchta at hascomp.cz>
Date: Tue, 18 Dec 2018 20:52:06 +0100
To: hw-list at list.hw.cz
Dekuji za osvetleni, zkusim tam jeste presunout program ISR a data
nechat v RAM.
Dne 18.12.2018 v 20:34 Jan Waclawek napsal(a):
>> nejake vysvetleni?
> Tipujem, ze kolizia s pristupmi do FLASH na D-zbernici (z toho disasm by sa
> dalo mozno mudrovat viac, ale stale je to len mudrovanie; ak chcete cistu
> a nespornu pravdu, v ST radi nastartuju simulator, ak sa Vas odber zacne
> ratat na vagony).
>
> Ta CCM RAM v 'F3 je pripojena cez maticu zbernic, tj. inak nez je to v 'F4.
> A aj jej pouzitie a efekt je tym padom iny; predovsetkym je urcena na to,
> aby z toho bezal rychly kus programu namiesto z FLASH (ktora v 'F3 nema
> jumpcache a data cache, aka ART, ako to ma 'F4).
>
> JW
>
>
> ----- Original Message ---------------
> Tak super, uz to funguje jak vino.
> Jen jedna divna vec, zpracovavam tam rychle ADC data a myslel jsem si,
> ze kdyz vse, krome DMA bufferu presunu do CCM RAM, tak by se to mohlo
> trosku zrychlit protoze se pristupy do RAM nebudou prat s DMA - opak je
> pravdou, operace trva o chlup dele. Kod v disassembleru vypada tak nejak
> stejne, nejake vysvetleni?
> Testovaci program ISR je pro test zatim takto a ISR trva v prumeru 2.5us
> pro RAM a 2.7us pro CCM. V RAM ma cas trosku vetsi rozptyl. Nejake
> vysvetleni? Myslel jsem, ze CCM je pro procesor nejlepe pristupna, dela
> to nejaka zapisova cache?
>
Další informace o konferenci Hw-list