STM32F3 ADC

[Jan Waclawek]

> nejake vysvetleni?

Tipujem, ze kolizia s pristupmi do FLASH na D-zbernici (z toho disasm by sa
dalo mozno mudrovat viac, ale stale je to len mudrovanie; ak chcete cistu
a nespornu pravdu, v ST radi nastartuju simulator, ak sa Vas odber zacne
ratat na vagony).

Ta CCM RAM v 'F3 je pripojena cez maticu zbernic, tj. inak nez je to v 'F4.
A aj jej pouzitie a efekt je tym padom iny; predovsetkym je urcena na to,
aby z toho bezal rychly kus programu namiesto z FLASH (ktora v 'F3 nema
jumpcache a data cache, aka ART, ako to ma 'F4).

JW


----- Original Message ---------------
Tak super, uz to funguje jak vino.
Jen jedna divna vec, zpracovavam tam rychle ADC data a myslel jsem si, 
ze kdyz vse, krome DMA bufferu presunu do CCM RAM, tak by se to mohlo 
trosku zrychlit protoze se pristupy do RAM nebudou prat s DMA - opak je 
pravdou, operace trva o chlup dele. Kod v disassembleru vypada tak nejak 
stejne, nejake vysvetleni?
Testovaci program ISR je pro test zatim takto a ISR trva v prumeru 2.5us 
pro RAM a 2.7us pro CCM. V RAM ma cas trosku vetsi rozptyl. Nejake 
vysvetleni? Myslel jsem, ze CCM je pro procesor nejlepe pristupna, dela 
to nejaka zapisova cache?