Budoucnost FPGA

[Jaroslav Buchta]

Neni to uz delsi dobu nebo naopak uplne nove? Ja to zkousel prave pro 
Cyclone IV v Quartus IDE a slo to v pohode jen s nejakym omezenim 
optimalizaci,vykonu, periferii atp. ale funkcni asi na 40-50 MHz taktu, 
je to asi rok. Prekladac je take integrovany na bazi GCC a Eclipse, s 
podporou ladeni, blikani LEDkou bezelo skvele hned.
Ale tim hrani s CPU skoncilo, zabralo to tusim 3-4000 LUTs
A pak je tu jeste OpenRISC projekt, ten jsem rozchodil taky na Cyclone 
IV a je to docela zajimave, co se tyce konfigurovatelnych moznosti... 
Trosku me stvalo, ze jsem nenasel prekladac pro WIN a musel jsem program 
prekladat v linuxu. Prakticke pouziti jsem ale nenasel, nakonec i 
vzhledem k cene konfiguracni EEPROM se k tomu prdnul STM32F4 pripojeny 
pametovou sbernici a konfigurace se zavadi z SD karty ;-)

Dne 09.06.2017 v 13:48 kral.j na centrum.cz napsal(a):
>
> Pan Buchta piše
> /"Na druhou stranu, treba ta Altera ma ve vyvojovem prostredi dostupny i /
> /ve free verzi procesor s plnou podporou a ani nezabere moc prostredku v /
> /zakladu, jednoduse se to obrazkove naklika vcetne zakladnich periferi, /
> /take reseni."/
>
> Můžu se zeptat co je to za projekt? Já znám jen NIOS II, který sice ve 
> free vývojovém prostředí (Web Edition) naklikám, ale do obvodu ho 
> nenatáhnu a ani neuložím. Na to je potřebná ostrá verze Quartusu/./ 
> Rád si rozšířím obzory.
>
> Král /
> /
>
>
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list


------------- další část ---------------
HTML příloha byla odstraněna...
URL: <http://list.hw.cz/pipermail/hw-list/attachments/20170609/705cc86c/attachment.html>