Re: Návrhářem FPGA za 21 dní

[Petr Labaj]

Děkuji za optimistické informace.
Pak je to skoro "značka ideál".
Oni tam zřejmě budou nějací čerti, schovaní v detailech, ale zatím se budu
hrdinně tvářit, že se jich nebojím.  ;-)

Mrzí mě, že jsem se tady nezeptal dřív než jsem objednal ten Xilinx.
Teď budu muset vykrvácet ještě na drahém JTAG (30+ USD).
Nemáte prosím někdo praktickou zkušenost s nalitím pomocí nějakého
univerzálního JTAG, např. ten již zmíněný J-Link? Nejen kvůli penězům
(i když při téhle ceně by už si na mě možná mohli smlsnout i 
celníci/pošťáci),
ale hlavně proto, že spoustu různých univerzálních JTAGů mám v šuplíku
a nemusel bych čekat měsíc na další z Číny.

Ještě jednou díky.
PL

********************************

Dne 27.10.2015 v 2:21 balu napsal(a):
> Zavisly, az na vylozene speciality cipov nie ste. K tomu sa ale dostanete az budete robit optimalizovane aplikacie, povedzme s aritmetikou, gigabitovou komunikaciou a podobne. Vtedy sa snazite kod napisat tak, aby sa namapoval do dostupnych blokov na konkretnom fpga.
> V modernych velkych fpga mate na tieto funkcie specializovane primitivy. Myslim, ze pre pouzitie v cnc ale nic z tohoto nepotrebujete a kod bude uplne prenosny.
>
> V praci robime pokial mozno vsetko genericky a az finalny vhdl kod sa kompiluje na konkretny cip. Posledne leto sme presli z velkym projektom zo stratix ii (cip asi za $1700) do atrix 7 (asi za$300) a velmi to nebolelo. Akurat je teraz uz vela veci namapovanych do dedikovanych blokov aby sme mohli najefektivnejsie vyuzit cip.
>
> Ako David hovori, je to o nabozenstve. Ja zas nemozem citit Alteru, ale to je hlavne koli bolestivym spomienkam z detstva :-)
> Dolezite je zacat.
>
> b.
>