OT STM32F4 RCC PLL - rozmedzie nasobitela

[Miroslav Mraz]

Zřejmě je to tak, jak píšete. Zkoušel jsem dát na vstup 2MHz, nastavit 
RCC_PLLCFGR.PLLN na 168, zbytek zůstal (PLL/2). Chodí to, 
SystemCoreClock je dle očekávání 168MHz. Je fakt, že z toho RM bych také 
pochopil, že to tak chodit nemůže. Někdo by to tedy upřesnit měl.

Mrazík

Dne 25.5.2015 v 20:46 Jan Waclawek napsal(a):
> To bola skuska pozornosti :-) nie samozrejme nebola, asi som to ".5"
> zabudol napisat.
>
> wek
>
> ----- Original Message ---------------
>> Nemìlo být pro 1.5MHz 128<=PLLN<=288 ?
>