A/D prevodnik u procesora AVR ATmega

Hynek Sladky econf na centrum.cz
Čtvrtek Červenec 30 14:47:31 CEST 2015


Vysoky odpor vstupniho delice se da obejit pouzitim filtracni kapacity 
na vstupu ADC - takove, aby nabiti vzorkovaci kapacity ovlivnilo napeti 
mene nez pozadovana presnost/rozliseni. Cetnost mereni musi byt zvolena 
tak, aby se filtrovaci kapacita stihla opet dostatecne nabit. Samozrejme 
je u velkych impedanci take potreba dbat na to, aby vysokoodporovy delic 
nebyl ovlivnovan leakage proudem...
Takze pro jednoduche veci to resim spravne zvolenym delicem, 
kondenzatorem na vstupu ADC a vhodnymi samplovacimi parametry.

Hynek Sladky


Dne 30.7.2015 14:24, Richard Kaliciak napsal(a):
> Dobry den,
>
> majme tento datasheet:
> http://www.atmel.com/Images/Atmel-8151-8-bit-AVR-ATmega128A_Datasheet.pdf
>
> V nom sa v kapitole 23.7.1 "Analog Input Circuitry" na strane 227 pise:
> "The ADC is optimized for analog signals with an output impedance of
> approximately 10 kΩ or less."
> Naobrazku podtym je vidno vstupny odpor 1..100kOhm a S&H kondenzator 14pF.
>
> V kapitole 27.9 "ADC Characteristics" na strane 312 je zasa uvedena
> RAIN Analog Input Resistance 55 100 MΩ
>
> Takze ako to vlastne je?
>
> 1. Ak chcem napr. merat napätie baterie do 25V, tak mi staci odporovy
> delic 9M:1M s predpokladom, ze sa jedna o DC a sample time je
> dostatocne. Spravne?
>
> Ako to riesite vy ostatni? Pravdu povediac, v amaterskych konstrukciach
> s AVR som si nejako nevsimol, ze by sa pouzivali nejake vstupne filtre.
> Je to jedno alebo je to styl "ved mne to funguje"?
------------- další část ---------------
HTML příloha byla odstraněna...
URL: <http://list.hw.cz/pipermail/hw-list/attachments/20150730/a26cd133/attachment.html>


Další informace o konferenci Hw-list