FPGA Altera a NIOSII

[Zdeněk Aster]

A ja VHDL jestli je blizsi pascal tak vhdl je k tomu asi blize. Ale zapis 
Verilogu se mi taky
libi :-) Nicmene ja jsem VHDL :-)




Zdenek Aster

---------- Původní zpráva ----------
Od: Jaromir Sukuba <jarin.hw na gmail.com>
Komu: HW-news <hw-list na list.hw.cz>
Datum: 7. 2. 2015 0:37:00
Předmět: Re: FPGA Altera a NIOSII

"


Pouziva sa jedno aj druhe, vyvojove nastroje podporuju obe, trebars aj na 
opencores su zastupene +- rovnako a tato otazka byva v prislusnych forach 
zakladom dlhych a vyzivnych flamewarov.

Inak ja pouzivam Verilog.






2015-02-07 0:29 GMT+01:00 Jaroslav Buchta <jaroslav.buchta na hascomp.cz
(mailto:jaroslav.buchta na hascomp.cz)>:
" 

Zajimalo by me, jestli se spis ucit Verilog nebo VHDL, co se vic pouziva? 
Sympatictejsi mi z rychliku prijde verilog...


"






_______________________________________________
HW-list mailing list - sponsored by www.HW.cz
Hw-list na list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list"
------------- další část ---------------
HTML příloha byla odstraněna...
URL: <http://list.hw.cz/pipermail/hw-list/attachments/20150207/57e16adb/attachment.html>