VHDL - hloupe otazky 2.0

Ondrej leguanolog na seznam.cz
Sobota Leden 4 17:30:49 CET 2014


Dočetl jsem to, ale jestli pochopil správně - no nevím. Chápu to tedy 
tak, že je zadána úsečka/úsečky a pozadí a to se má vykreslit. Ještě 
předpokládám, že to pozadí se dá rozdělit na geometrické obrazce. Moc 
tedy nechápu, kde se ty úsečky berou (jestli analog nebo digitálně), ale 
předpokládejme, že jsou prostě zadané a je jich řekněme max. 100.

Pak bych si vytvořil VHDL objekt úsečka, který by měl jako vstup X Y 
právě vykreslovaného bodu na obrazovce a X Y počátku a konce úsečky a 
jako výstup by z něj lezlo RGB. A výstupy těchto objektů bych MUXoval na 
výstupní VGA. Ještě by byla potřeba komponenta generující VGA signály 
pro synchronizaci. Obdobně by se dalo vytvořit i pozadí. Problém je, že 
výstupní MUX by vyšel celkem velký, ale to by pár Dček pořešilo.

Mám tímhle stylem vytvořený klasický PONG a celkem to funguje (ale tam 
je samo objektů méně).

Ondřej

BTW: nechápu proč by to nešlo s dynamickou pamětí (myšleno DDR3) - 
propustnost je dostatečná (dá se bez problémů generovat FullHD) a nějaké 
to zpoždění (mezi vytvořením a přehráním frame) asi nebude vadit. Nebo 
jinak - "nejhorší" DDR3 má z hlediska FPGA pro přístup sběrnici cca. 
64bit na 200 MHz.



Dne 4.1.2014 15:22, hw na itherm.cz napsal(a):
> Paralelizaci, kdyz nactu vzdy 32bit a ven jde jen 8bit
>
>
> Kdo se docetl a chape o co mi jde, tak gratuluji ;-)
>
> Pavel
>
>
>



Další informace o konferenci Hw-list