VHDL - hloupe otazky

[Marek Peca]

> Me pri otazce slo hlavne o to jestli neni nejaky jeste lepsi postup nez
> stavovy automat.

To je velmi zapeklita otazka. Z hlediska Turingovske ekvivalence automatu 
je v synchronnim svete uplne *kazdy* obvod na spolecnem hodinovem signalu 
stavovym automatem...

Prakticky zajimave jsou tedy 2 rozdilne dusledky zpusobu psani v HDL:
a) co vyjde dobre na cas, popr. spotrebu hradel
b) co se dobre cte a pise

> Premyslel jsem nad tim to udelat i jako velky posuvny registr a proste to
> precist najednou ;-)

V a) to pro vetsinu uloh vyjde nevyhodne, velmi brzo pomine i zdanlive b), 
obavam se.


ZdraviMP