identifikace obvodu ve schematu

[Jaroslav Buchta]

Njn, driv se ty FPGA programovaly jedna basen, stacila tuzka a papir ;-)

Dne 6.2.2014 7:23, Radek Benedikt napsal(a):
>>> Aha, to jste taky mohl rici rovnou, pak je to
>>> http://hep.physics.lsa.umich.edu/dcas/images/82s123.pdf
>>>
>>> ale tak jako tak maji vyvody blbe ocislovane
>> Za dva roky ji bude 30let. On i ten citac LS161 je na to moc nobl, tyhle
>> reseni mely casteji ctverici D-klopnych obvodu jako pamet predchoziho
>> stavu a ta (P)ROM byla aktivni porad. Tyhle citace se ale pouzivaly v
> Jinak pro inspiraci co je za algoritmus uvnitr:
>
> ;**********************************
> ;* data separator for fdc ver 1.1 *
> ;* prom 74188 fdcsep		  *
> ;* (c)R.Benedikt, Prag 1984	  *
> ;**********************************
> ;
> ;adress	A0 - A3 ... internal state
> ;	A4	... latched data from disk
> ;data	D0 - D3 ... internal state (next)
> ;	D3	... clock for controler (*2)
> ;
> db	01h	;00 none
> db	01h	;01 retard by 1 count
> db	02h	;02
> db	03h	;03
> db	03h	;04 retard by 2 count
> db	04h	;05
> db	05h	;06
> db	06h	;07
> db	0bh	;08 advanced by 2 count
> db	0ch	;09
> db	0dh	;0a
> db	0eh	;0b
> db	0fh	;0c
> db	0fh	;0d advanced by 1 count
> db	00h	;0e
> db	01h	;0f
> ;
> db	01h	;10 free run
> db	02h	;11
> db	03h	;12
> db	04h	;13
> db	05h	;14
> db	06h	;15
> db	07h	;16
> db	08h	;17
> db	09h	;18
> db	0ah	;19
> db	0bh	;1a
> db	0ch	;1b
> db	0dh	;1c
> db	0eh	;1d
> db	0fh	;1e
> db	00h	;1f
> ;
> end
>
> PS. ten copyright jsem tam nechal jen pro ilustraci doby, a vyslovne se
> timto vzdavam vsech z nej vyplyvajicich prav a davam vyse uvedeny kod
> volne k dispozici.
>
> Radek (benedikt2hw.cz)
>
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list


---
Tato zpráva neobsahuje viry ani jiný škodlivý kód - avast! Antivirus je aktivní.
http://www.avast.com