[OT] Kde jsou limity integrace?

Josef Štengl ok1ced na nagano.cz
Úterý Únor 19 19:55:59 CET 2013


Kde je to důležité, tam ano. Beze ECC a dvou procesorů v lock-stepu ani 
ránu (druhý je zrcadlový motiv o 90° posunutý). Než napíšete design 
inicializace, inicializujete procesor a napíšete obslužné rutiny chyb 
napíšete a provedete testy (na tu inicializaci a chyby), zdokumentujete 
kód, tak to mají šťastlivci, kteří to nepotřebují dělat, napsanou 
středně složitou aplikaci a dávno ji prodávají.

+ externí záchrana poslední štace, kdy se systém dostane do bezpečného 
stav, když všechno ostatní selže. Nikdo neříká že se to z něho musí 
dostat. U letadel tedy asi ano, ale pro ty jsem ještě nic nedělal. Musí 
být CPU a FPGA prostá. Ono se samotným FPGA je také zábava. Začíná na 
nelze ….

Pro vyšší management je SW jako takový nezajímavý. Ty zajímají jen estli 
to má štempl SAFETY a horu papírů okolo. Podle mých zkušeností na 
každých 100 řádek kódu 2 až 5 listů dokumentace (poměr je asi 20%. 20% 
času píšete kód a zbytek design, dokumentace a testy). Samozřejmě, že to 
nikdo celé nečte. Často ani autor si nepamatuje, že něco takového psal. 
Pak vás překvapí otázka: And what mean ”Dop… mě už to neba! Se… na to a 
du na pívo!“ :-). Ano, máte pravdu, náhodný copy & paste nebo nesmazaná 
poznámka :-D.

Zrovna dneska si mi jeden známý postěžoval na drivery od Elektrobitu. 
Jestli jsou ve stejné kvalitě jako si pamatuji, tak ho lituji. Když je 
programátor prase a nerozumí jazyku ve kterém píše, tak ani MISRA 
nezachrání.

ced



Dne 19.2.2013 18:15, Vláďa Anděl napsal(a):
> no hezké. Já mám dojem že k tomu limitu se to postupně blíží, že dalším
> zmenšováním prvků bude výrazně klesat odolnost proti přepsání logické
> úrovně když se do toho čipu trefí nějaká kosmická částice. Nebo už teď
> se používá nějaké zabezpečení proti náhodným chybám?
> Anděl
>
> Dne 19.2.2013 17:54, Jaroslav Buchta napsal(a):
>> Zaujalo mne
>> http://mobil.idnes.cz/nvidia-tegra-4i-procesor-pro-smartphony-fcv-/mob_tech.aspx?c=A130218_184430_mob_tech_vok
>>
>> To uz je fakt neskutecne, co je nacpane na jednom cipu a vubec je
>> nejak mimo moji predstavivost, jak musi byt slozita struktura a vubec
>> propojeni vsech tech jader a periferii.
>> To se navrhuje nejak automaticky, jako ze se seskladaji stavajici
>> funkcni bloky a soft vyplivne design chipu nebo jak to proboha
>> delaji??? Na to musi byt potreba neskutecny pocet propojovacich vrstev...
>>
>> Pred par lety by to bylo delo ve stolnim PC se spotrebou sporaku, dnes
>> hracka v kapesnim zarizeni na baterku...
>> _______________________________________________
>> HW-list mailing list - sponsored by www.HW.cz
>> Hw-list na list.hw.cz
>> http://list.hw.cz/mailman/listinfo/hw-list
>>
>
> _______________________________________________
> HW-list mailing list - sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list



Další informace o konferenci Hw-list