Spartan-3A a AN -signed/unsigned matematika

hw na itherm.cz hw na itherm.cz
Pondělí Prosinec 30 09:29:10 CET 2013


Pokud tedy dobre chapu, pokud mam citac zadefinovane jako vector(9 downto 0
) a potrebuju citat do 627 tak musim pridat bit.
Tyka se to tedy vseho nad cim se delaji matematicke operace.

Co kdyz mam 8bit branu ze ktere jde unsigned hodnota (0-256)  a tato
vstupuje do nejake matematicke operace. Bude k ni pristupovano jako k
signed, tzn nebude vypocet sedet, nebo se pletu?
Jak se resi takove situace? Musim to presunout do interni promenne a pridat
tam 0 na zacatek?

Pavel

-----Original Message-----
From: Hw-list [mailto:hw-list-bounces na list.hw.cz] On Behalf Of balu na home
Sent: 30. prosince 2013 2:03
To: HW-news
Subject: Re: Spartan-3A a AN -signed/unsigned matematika

to je tazka otazka, odpoved je asi "zalezi co robite" :-) Pri konstantnom
pocte bitov, povedzme 16, mate v unsigned reprezentacii
65536 kodov, u signed taktiez 65536 kodov.
V pripade unsigned pokryjete rozsah 0..65535, v pripade signed
-32768..+32767. Ak potrebujete ist vyssie tak treba pridat bit(y).
b.



On 30/12/2013 00:43, hw na itherm.cz wrote:
> Dekuju za odpoved.
>
> Zda se ze do FPGA se toho vejde opravdu celkem dost, i kdyz to co se 
> vejde do 227 makrocell zabira 20% xc3s50 :-)
>
> Mam ale jinou otazku, resim pomoci fpga nejake pocitani. Prozatim jsem 
> vzdy pouzival unsigned matematiku.
>
> Co kdyz prejdu na signed? Musim u vsech promennych pridat bit?
> Mam tam napriklad par citacu pro generovani VGA, tzn musim i u nich 
> pridat bit pro znamenko?
>
> Pavel
>
>
>
>
> -----Original Message-----
> From: Hw-list [mailto:hw-list-bounces na list.hw.cz] On Behalf Of 
> balu na home
> Sent: 29. prosince 2013 15:27
> To: HW-news
> Subject: Re: Spartan-3A a AN
>
> Pouzivam pomerne hodne model *400AN. Ano, rozdiel je v tom ci treba 
> externu konfiguracnu PROM (A), alebo je priamo v puzdre flash (AN).
> Taky isty report ako dostanete vo vyvojovom prostredi pre CPLD ziskate 
> aj pre FPGA.
> Pokial ste robili s CPLD tak aj najmensie FPGA je nasobne vacsie, 
> takze sa o mnozstvo logiky starat nemusite.
> Porovnajte si CPLD 
> http://dvaluch.web.cern.ch/dvaluch/temp/xc2c256_Xilin
> xDesignSummary.pdf
> a FPGA
> http://dvaluch.web.cern.ch/dvaluch/temp/xc3s400an_XilinxDesignSummary.
> pdf V CPLD je par citacov a nejakej logiky, v FPGA je niekolko 
> nasobiciek a scitaciek plus dva CORDIC-i.
> b.
>
>
>
> On 29/12/2013 14:52, hw na itherm.cz wrote:
>> Zdravim konferu,
>>
>> Rozumim dobre tomu ze rozdil mezi A a AN je ze AN obsahuje vnitrni FLASH?
>> Dosud jsem delal jen s CPLD aktualni projekt se do nej uz nevejde 
>> (vesel by se do vetsiho, ale za stejne prachy je i FPGA), tak chci 
>> prejit na neco vetsiho (XC3S50AN)
>>
>> Jak poznam kolik je jeste v FPGA mista, u CPLD jsem mel report a bylo 
>> to poznat, co u FPGA?
>>
>> Na co si dat pro zacatek pozor, projekt pro CPLD jde v pohode pro 
>> novy obvod prelozit. Vse je soucasti procesu, tzn melo by byt synchorni.
>>
>> Peknou nedeli
>>
>> Pavel
>>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz Hw-list na list.hw.cz 
> http://list.hw.cz/mailman/listinfo/hw-list
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz Hw-list na list.hw.cz 
> http://list.hw.cz/mailman/listinfo/hw-list
>
_______________________________________________
HW-list mailing list  -  sponsored by www.HW.cz Hw-list na list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list



Další informace o konferenci Hw-list