ARM- interrupt/event

Josef Štengl ok1ced na nagano.cz
Čtvrtek Duben 11 22:11:51 CEST 2013


Jó, vaše problémy s GIO časováním (wekovi) bych my chtěl mít. Vážně :-D. 
Pokud jsem dobře četl STM32F4 je
CORTEX-M4, tam je to s GIO ještě _relativně_ v pohodě.

Tohle jsem našel na TI webu, ale zdroj lze dohledat až k ARM (firma).

  When designing a CPU, there is an inherent trade off between the
maximum computational performance which can be achieved and the I/O 
latency.  In the world of ARM CPUs, the Cortex A platform
optimizes computational performance, with I/O latency in the 100+ CPU 
clock rate.  The Cortex R platform balances the two design goals, with 
I/O latency in the 10+ CPU clock rate.  The Cortex M platform optimizes 
I/O latency, at <10 CPU clocks, but at the cost of performance.

Mometálně pracuji s CORTEX-R4 a tam jen blbé mrsnutí (1 - 0 - 1) bitem
trvá 480ns. To je prosím 84 taktů. Tak estli se mi do zítra zase někde
nezasekne plánovač, tak plánuji vyzkoušet jak se to bude tvářit na to,
až to budu měnit přez DMA. Toť je moderní technika, jednoduchý zápis do
paměti se zesložití na obtížně definovanou a testovatelnou událost…. 
Rychlejší by to bylo, kdyby to bylo zadrátovaný k FPGA a ovládal jsem to 
přez EMIF via FPGA. Ale je už to tak bylo zadrátovaný a stejnak nám 
došly piny na FPGA.

Výkonný stroj na algorimy to je (hlavně když se vám kód skádá převážně z
krákých ifů a posunů), ale docela je problém když ty výkonné algoritmy
věčně čekají na periférie…

ced


Dne 11.4.2013 20:09, Jaroslav Buchta napsal(a):
> Asi tak bych to videl, je to uz vykonny stroj na algoritmy a
> pripojeni vsech beznych periferii, kdo potrebuje hejbat bitama at
> pouzije ATMEGA32... Mimochodem, potvrdili mi poslani 3+3 vzorku z ST
>  tak bude hracka ;-) Dne 11. 4. 2013 20:06, Andrej Jancura
> napsal(a):
>> Dobry vecer,
>>
>> nechcem sa do tohoto vlakna moc rypat, pretoze ak mam pravdu
>> povedat, len velmi matne tusim o co ide v tomto vlakne. Ked som to
>>  dobre pochopil, problem je v rychlosti nastavovania nejakych bitov
>>  na porte pripojenom na jadre Cortexu.
>>
>> Osobne si myslim, ze tieto veci nie su z pohladu praktickeho
>> designu relevantne, pretoze ak chcete pocitat cykly medzi bit set a
>> bit reset, tak na 168MHz je asi vhodnejsie pouzit FPGA nez tu
>> STM32F4. Druha vec je to, preco je to tak. Povedal by som ze to ma
>>  background v emc a aj potencionalnej identifikacii systemu. Aj ked
>>  si myslim, ze to jadro ma tak 30 rokov, predsa len pouzivaju sa uz
>>  dost vysoke pracovne frekvencie a riesit tuto problematiku nie je
>>  jednoducha vec ani v dnesnej dobe. Osobne si  myslim, ze sa tam
>> pouziva viacero netrivialnych technik ovplyvnujucich filozofiu
>> celkoveho navrhu toho procesora cez obvodove riesenia az po rozne
>> vychytavky v layoute. Jednoducho povedane, dali vam 168MHz a dan za
>> to je, ze nevidite do vsetkych detailov. Bud s tym dokazete zit,
>> alebo ich nepouzivajte.
>>


Další informace o konferenci Hw-list