ARM- interrupt/event

Josef Štengl ok1ced na nagano.cz
Čtvrtek Duben 11 21:44:52 CEST 2013


ARM (asi od v4) má pipeline, takže se sice nevykonávají instrukce na 
jednom jádře paralelně, ale v jeden čas se jich zpracovává několik (v 
jednoduchých prezentacích tři stavy Fetch-Decode-Execute), takže to pak 
vypadá že se každý clock vykonává jedna instrukce, i když trvá tři. 
Jedna se načítá (Fetch) druhá se dekóduje, třetí je vykonávána. Není to 
tak jednoduché jen pro představu.

ced


Dne 10.4.2013 15:34, Jan Smrz napsal(a):
> Jak je mozne, ze vystup rizen registrem je dlouhy jen jeden clock? Jadro
> umi paralelni zpracovani vice instrukci?
>
> J.S.
>
>
> On 04/10/2013 03:21 PM, Jan Waclawek wrote:
>>> SEV je vykonana okamzite, takze potrebujete-li nejak zobrazit
>>> casovou vzdalenost mezi dvema udalostmi, SEV reaguje rychleji (ale
>>> trva 1
>>> HCLK!) nez zapis na port.
>> Tak som si to vyskusal.
>>
>> http://www.efton.sk/STM32/r.png
>> http://www.efton.sk/STM32/r.c
>>
>> Hore su tie dva SEV, v strede su tie dva zapisy na port (jeden do
>> nastavovacieho registra, druhy do nulovacieho, t.j. BSRRL/BSRRH), dole su
>> hodiny (HCLK).
>>
>> Ten posun zapisu na port voci tym SEV, a najma vzajomny posun tych dvoch
>> zapisov na port - zapisy su od seba vzdialene minimalne 2 clocky vdaka
>> tomu SEV vlozenemu medzi nimi, ale pulz je dlhy len 1 clock - to
>> vsetko je
>> poucne.
>>
>> wek
>>
>> _______________________________________________
>> HW-list mailing list - sponsored by www.HW.cz
>> Hw-list na list.hw.cz
>> http://list.hw.cz/mailman/listinfo/hw-list
>
> _______________________________________________
> HW-list mailing list - sponsored by www.HW.cz
> Hw-list na list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list


Další informace o konferenci Hw-list