Novy(?) rychly binarni citac pro pomala FPGA (bez carry, jako Actel) -- prosba o kritiku

[Marek Peca]

Ahoj Balu,

> vidis ako cloveka zdegraduje navrh logiky vo vhdl, ja som uplne zabudol ze 
> skutocny synchronny citac implementuje viacmenej cely stavovy automat.

ne ne, to nezdegraduje VHDL, ale pohodlne rychla architektura. Actel na 
Tebe a uvidis, jaka skryta zakouti digitalniho navrhu naleznes. Nikdy driv 
by me napr. nenapadlo, ze budu stavove automaty a citace resit jako 
jednotkovy bit, kolujici v kruhu -- a nekolik zretezenych techto kruhu. 
Ale tim mas citac a dekoder 1 z N v jednom...

> V kazdom pripade aby sme pokracovali v diskusii, lebo je zaujimava. ak sa 
> bavime o binarnom citaci s plnym cyklom tak prvy stupen (D flip flop) ma 
> spatnu vazbu priamo sam zo seba, druhy myslim len z prveho a zase sameho 
> seba.
> Toto su zaroven presne tie flipflopy ktore musia bezat na najvyssej 
> frekvencii. Ma zmysel tam vymyslat specialne struktury, ktore sa uplatnia aj 
> tak az na stupnoch s nizsou frekvenciou?

To je na me moc chytry, ale asi na to uz odpovedek Wek, tak radsi 
nepremejslim.

MP