Algoritmus pro vyhodnoceni prubehu
Pavel_t
pavel_t na centrum.cz
Sobota Říjen 27 16:07:43 CEST 2012
Zdravim,
navrhl jsme jeden testovaci pripravek a jeste nez ho vyrobim tak
premyslim jakym algoritmem ma procesor vyhodnocovat vstupni prubehy.
Zadani je nasledujici:
Jde o 4 synchronni prubehy o frekvenci 50-400Hz vzajemne fazove posunute
se stridou 1:1. Generuje je testovane zarizeni. Amplituda je promena,
meri se jestli je v toleranci ale pro casove vyhodnoceni nema vyznam.
Cilem testovani je zjistit vyrobni vadu, v soucasnem provedeni se
pouzivaji 2 az 4 kanaly osciloskopu. V testovanem zarizeni bezi
testovaci FW. Testovaci pripravek ma otestovat jestli jsou pritomny
vsechny signaly a jestli nejsou nektere zkratovany. Meri i napeti
vstupu. Vystupem jsou jen LEDky pro kazdy signal. Testuje se vice veci
ale toto je jediny na casovani zavisly test.
Nyni je kazdy vstup po uprave priveden jak na ADC tak i na interrupt
procesoru.
Test nemusi probihat celou dobu a muze merit nekolik period a pak
vyhodnocovat.
Napadaji me 3 reseni algoritmu:
1) nasamplovat z prevodniku vsechny prubehy do pameti a pak je
zpracovat, periferie i pamet procesoru to zvladnou ale pripada mi to
zbytecne ale je jak cas tak napeti v jednom.
2) kazdy vstup vygeneruje interrupt a program se podiva v jakem stavu
jsou ostatni vstupy a po nejake dobe zmeri i napeti. Nepotrebuje to
zadny synchronizacni vstup.
3) v prubehu casu se program bude divat na vstupy a vyhodnocovat jejich
vzajemnou polohu a napeti. U tohoto jeste premyslim, jak to synchronizovat.
Jak byste toto resili Vy?
Pavel
Další informace o konferenci Hw-list