Cesta na PCB jako vedeni

[Jan Waclawek]

Zaujimave, zaujimave - ale to ste zase odisli od povodnej otazky, t.j. od akeho okamihu ma nic netusiaci navrhar zacat tusit.

Majme uplne banalnu kombinaciu dvoch CPLD, z ktorych jeden druhemu robi hodiny absolutne nezaujimavej frekvencie, trebars 1MHz. Tie CPLD vedia bez zataze urobit 1ns hranu; so zatazou trebars 10pF je to povedzme 2ns. Vstup ma zarucene, ze chyti 2ns pik, to znamena, ze asi chyti aj 1ns a dost mozne ze aj menej.

Od akej vzdialenosti medzi obvodmi sa mam zacat zaujimat o nejake vedenia apod.?

wek



----- Original Message ---------------
>Ano, to by bylo skutecne zajimave. Dam si to nezavazne do kalendare na 25.12. a pripadne to predhodim k diskuzi.
>Mam jen obavy ze materialy se specifikaci FR4 nebudou mit bezne dostupnou frekvencni zavislost Er a kdyz, tak treba jen do 1 az 2 GHz. To bude chtit delsi hledani.
>
>


>> Ak by sa niekto velmi nudil zaujimave cvicenie by bolo zobrat parametre 
>> nejakej skutocnej dosky napriklad z materialu FR4 a vypocitat koeficient 
>> sirenia pre rozne frekvencie. Tam je pekne vidiet ako sa zacinaju 
>> uplatnovat straty a disperzia na vyssich frekvenciach.
>> Do toho potom namontovat pulzy s roznymi dlzkami hrany a vypocitat ako 
>> bude vyzerat pulz na druhej strane. Je to cvicenie tak na 1 den, idu 
>> vianocem niekto sa bude urcite nudit :-)