obsluha pameti - VHDL - pokrok + silene ISE

[hw na itherm.cz]

zdravim vsechny kteri byly ochotni dat par rad.
kousek jsem pokrocil a na teto adrese jsou 3 priklady, pro prubeh signalu 
(vzdy obrazek patri ke zdrojaku se stejnym cislem
http://vec_hw.itherm.cz/

01 je puvodni verze, kde je WR generovan jen invertorem z citace
02 je verze kde se se WR generuje z citace a hodin
03 je verze kde se stejnym zpusobem generuje i OE
vsechny tri verze funguji pro 640x480
pro 800x600 je jen cerny obraz, takze predpokladam ze nestaci delka WR, na 
osciloskopu neni nic videt (jen neco jako sinusovka :-) )


nejak ale umrelo ISE, kdyz chci delat simulaci jako je na obrazku, tak 
skoncim na prazdne (sede) obrazovce v zalozce Simulation, zavrit se da jen 
sestrelenim ISE.
restart nepomaha, nevi nekdo co s tim?


Pavel





----- Original Message ----- 
From: "Jan Waclawek" <konfera na efton.sk>
To: "HW-news" <hw-list na list.hw.cz>
Sent: Friday, June 17, 2011 10:04 PM
Subject: Re: obsluha pameti - VHDL


> napr. citanie dat do FPGA /5ns/ co pri cykle SRAM 10ns nemusi byt na 
> 100MHz
> jednoducho realizovatelne, ked zvazime oneskorenia vystupnych signalov na
> riadiace piny SRAM /OE/, vstupne oneskorenia DAT do FPGA...

No, zhodou okolnosti, kedze u citania sa data zachytavaju do registra CPLD 
tou istou hranou hodin ktorou sa zhadzuje /OE (a nahadzuje /WR), oneskorenie 
/OE a vstupnych dat je vlastne len dobre... ;-)

> Je mi jasne ze tato nasa rozprava nijako nepomaha problem riesit, ale fakt
> je ze FPGA dava viacej moznosti.

Ja chapem Vasu fascinaciu modernou technikou a faktom je, ze do tych FPGA sa 
investuje viac a maju aj ozaj zaujimave vlastnosti, napr. zabudovane RAM, 
PLL, oneskorovacie linky apod. Na druhej strane vsak je otazne, co z toho a 
akym sposobom sa da v amaterskych podmienkach (citaj: so softom zadarmo a s 
obmedzenym casom na naucenie sa ovladat ho naozaj tak, aby clovek vedel co 
robi) vyuzit - to neviem a uprimne povedane ma to ani nezaujima. Na tretej 
strane to cislo 200MHz alebo nech to uz je kolkokolvek je impozantne, ale je 
to len cislo z farebneho katalogu ktore s nejakymi skutocnymi parametrami 
aplikacie ma spolocne len maloco. Na stvrtej strane je tiez otazne, nakolko 
sa s tymi free nastrojmi daju tie skutocne parametre ovplyvnit... No, proste 
je toho vela. Tie starucke CPLD su v tomto ohlade o triedu jednoduchsie a 
poskytuju vyrazne menej priestoru na zasadnejsi omyl.

> Jedine co mozem pre dane riesenie s CPLD realne poradit je myslim tato 
> veta:
> Plne synchronny navrh,

Nesuhlasim. Ako kazdy zjednodusujuci navod ktory zbavuje povinnosti mysliet, 
aj toto je dobre len do urcitej miery, a tu je podla mna presne aplikacia co 
vyzaduje nieco ine, a aj som uz pisal, co (skratit /WR na pol periody 
hodin).

> [treba] dufat...

No, a toto tiez nesuhlasim. Naopak, treba kreslit, merat, experimentovat, 
analyzovat, a najma mysliet, mysliet, mysliet... :-)

wek
_______________________________________________
HW-list mailing list  -  sponsored by www.HW.cz
Hw-list na list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list