obsluha pameti - VHDL

[hw na itherm.cz]

primarne mam problem v tom jak napsat generovani signalu WE, OE, CE
ty 4 kroky delam podle horizontalniho citace (dolni 2 bity), stele stejne
- VGA read
- VGA write
- AD read
- AD write

kdyz ale ridim WE podle bitu 0, tak diky zpozdeni uvnitr CPLD ten signal 
neprichazi ve spravny cas a obraz "prsi"

pokud to delam pomaleji, tzn necham jeden takt na generovani WE, tak se 
snizuje horizontalni rozliseni na polovinu.

Pavel

----- Original Message ----- 
From: Zdenek Aster
To: HW-news
Sent: Wednesday, June 15, 2011 10:54 AM
Subject: Re: obsluha pameti - VHDL


No pokud spocitate pocty zapisu a cteni, a stale se vejdete do rychlostnich 
moznosti,
one pameti a hradloveho pole. Tak jedna z moznosti, je pro zapis udelat 
buffer, a cteni
ma prioritu, pokud prijdou pozadavky na jednou.

Ja pouzivam pamet pro zapis (ale jedna se o vnitrni v FPGA ale princip je 
stejny), ze dvou mist
a jelikoz rychlost neni problem tak je tam jen vyrovnavaci buffer, aby se ty 
dve aplikace neutloukly.

Zdenek Aster

----- Original Message ----- 
From: hw na itherm.cz
To: Hw-list na list.hw.cz
Sent: Wednesday, June 15, 2011 10:45 AM
Subject: obsluha pameti - VHDL


kdyz je tady takovy klid, tak mi snad nekdo pomuze pri boji s CPLD, VHDL, 
SRAMkou.

resim zarizeni ktere prevadi vektorovy obraz na klasicky VGA. (vstupem je 
X,Y, jas, vystup VGA)
v zarizeni je CPLD 95144, ram AS7C34098A, rychle AD prevodniky., oscilator 
na 50MHz pripadne 80MHz

podarilo se mi nejak odladit zdrojak pro generovani 640x480 pri 60Hz
chtel bych se ale presunout na 800x600 pri 56Hz

to co mi nejde je jak ciste vyresit rizeni te SRAM aby se vse stihalo a 
stihala to i SRAM

delaji se totiz 2x2 veci:
- cte se z ram pro VGA
- maze se snimek kam se bude priste kreslit  (tyto dve operace se dalaji na 
stejne adrese, jen v hornich/dolnich 8 bitech)
- cte se obsah na adrese podle AD
- zapisuje se podle AD (cteni je nutne z duvodu toho ze pro pixel se pouziva 
vzdy jen polovina byte)

640x480 ma pixelclock 25MHz, 800x600 ma uz pixelclock 36MHz

neporadi nekdo jak obsluhovat tu SRAM? zdrojak ve VHDL muzu klidne prilozit

Pavel







_______________________________________________
HW-list mailing list  -  sponsored by www.HW.cz
Hw-list na list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list




_______________________________________________
HW-list mailing list  -  sponsored by www.HW.cz
Hw-list na list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list