Re: Re: Xilinx FPGA s DDR2

[petrtos na altopro.cz]

To by me osobne zajimalo jak se DDR radice vytvareji bez pripravenych IP. Pokrocil tu nekdo na tuto uroven a muze strucne shrnout jak se nastavuje casovani a jak se pak testuje funkcnost? Jak se u modernich DRAM dela vlastne refresh? Je to nejak jinak u celych modulu nez u samostatnych cipu?
Zatim jsem se setkal jen s pouzivanim IP a duverou ze to funguje pro provedeni neceho podobneho jako je memtest v linuxu.

Tosa



----- Původní zpráva ----- 
> Odesilatel: Ondrej <leguanolog na seznam.cz> 
> Příjemce: HW-news <hw-list na list.hw.cz> 
> Datum: 28-07-2011 09:39 
> Předmět: Re: Xilinx FPGA s DDR2 
> 
> Ve spolupraci s Microblaze nebo bez? S MB to staci naklikat v EDK a bez 
> se pouzije MIG, kde se to take jen naklika.  Nebo chcete vytvaret 
> vlastni DDR radic?
> 
> OH
>