Nadilka Microchipu

[Michal Gregor]

To jste to rychle stihnul precist. Rozbor si nechavam na patek az bude vice 
casu.

A co Atmely a ARMy jak jsou na tom s chybama?

Michal Gregor

----- Original Message ----- 
From: "j s" <jarin.hw na gmail.com>
To: "HW-news" <hw-list na list.hw.cz>
Sent: Tuesday, February 22, 2011 11:10 AM
Subject: Re: Nadilka Microchipu


2011/2/22 Michal Gregor <a2x1nptda8 na email.cz>:
> 18F46J50 se taky moc nepovedl, jak se divam na errata.

Neviem, ja ho pouzivam a nepripada mi nejak zasadne nepodareny
http://ww1.microchip.com/downloads/en/DeviceDoc/80436c.pdf
revizia A4 nema nejake zasadne bugy, az na tu 6-tku, ta moze
teoreticky sposobovat problemy, ale zas rozdiel spotreby 500nA vs
1-2uA pre normalny sleep rezim uz nejako prezijem. Tie ostatne
zalezitosti mi pripadaju byt ako pomerne jednoducho osetritelne veci,
samozrejme s vynimkou nejakych aplikacii, kde su poziadavky extremne
vyhrotene.

> Pred par mesici se objevila nova chyba v TMR1:
> http://ww1.microchip.com/downloads/en/DeviceDoc/80329B.pdf
> Plati pro dost procesoru.

Toto je oprava code examples datasheetu, alebo sa mylim?

> Co jsem se vcera dival tak se mi subjektivne zda ze pribyla chyba pro
> MSSP(I2C), ktere je u spoustu procesoru, u nekterych typu se objevily 
> chyba
> v AD - chyba mereni.

Na konci errata listu je zoznam revizii toho errata listu aj s popisom
co kde pribudlo/odbudlo. Clovek sa potom nemusi spoliehat na svoju
pamat.

> 18F8723
> Pribyla chyba MSSP(IIC) a dokonce v UARTU.

...to vazne Vas kod disabluje UART, potom ho enabluje a potom vykonava
dvojbajtovu instrukciu zatialco ma povolene prerusenia?
Ta chyba USART-u sa tyka takejto sekvencie instrukcii.

Kopa chyb Microchip-ackych MCU sa tyka dost specifickych postupnosti
vykonavania instrukcii na periferiach, ktore si za normalnych
okolnosti nedokazem realne predstavit. Toto je jedna z nich.

> 18F86J11.
> - chyba ve vnitrinm regulatoru
> - Znovu oblibena chyba v MSSp (IIC)
> - MSSP (I2C) chyba v rezimu master

len pre poriadok - chyba vnutorneho regulatora sa tyka prvej revizie
kremiku. Odvtedy ich bolo 5.
V ostatnej revizii kremiku su dve aktivne chyby.

Ta chyba IIC slave mi nepride nijaka hroziva. Pri 100kHz clocku (a ak
master posiela bajty hned po sebe) mate 10us (100 instrukcii) na to,
aby ste odpratali byte z SSPBUF, inak on mozete prist. Pri serioznej
implementacii IIC slave s normalne konstruovanym prerusovacim systemom
to nemoze byt problem. Ak master posiela bajty nie hned po sebe (co je
uplne bezna zalezitost), tak je cas este dlhsi.
Alebo pouzite clock stretching.

Ta druha chyba s IIC master je uz vaznejsia (aj ked len pre niektore
typy slave zariadeni, ktore vedia manipulovat s SCL drotom).
Zrejme by nebolo zle kontaktovat support Microchipu pre nejake blizsie info.



J.S.
_______________________________________________
HW-list mailing list  -  sponsored by www.HW.cz
Hw-list na list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list