CPLD, FPGA vubec nic o tom nevim

[Jan Smrz]

To lze tezko rict, protoze jste si jeste nevybral architekturu. Jina
potreba bude u CPLD, ktera ma 12-ti vstupove ANDy, jina u FPGA s LUT
jenz maji 5 vstupu a jina treba u Actela, ktery je ma jen 4 vstupove.

J.S.


j.Krajinka@seznam.cz wrote:
> Par dalsich dotazu.
>
> 1. Porad nemam predstavu o spotrebe budek, jaka je asi spotreba na citac 32bit a k tomu 32bitovy registr vycitatelny seriove
>